【技术实现步骤摘要】
窄通道布局下宏单元的逻辑输出预导引方法和结构
本专利技术涉及集成电路布图设计和优化
，尤其涉及窄通道布局下宏单元的逻辑输出预导引方法和结构。
技术介绍
数字后端集成电路(IC)设计中，宏单元(Macro)是设计中最常见的单元。宏单元是由相对逻辑门抽象级别更高的触发器、算术逻辑单元、硬体暂存器等组成的预定义逻辑功能实现单元。这些逻辑单元作为一个宏单元整体被安置在硅片上。在制造过程中，工程师需要构建各个预定义单元之间的金属互连线，不同的连线方式可以在更高逻辑层次实现不同的功能。在设计中，宏单元按阵列排列，在每两个宏单元之间有一个走线轨道过道，称为通道(Channel)，通道中的走线轨道称为track。宏单元之间的连线在垂直和水平走线轨道通道中进行。宏单元的连线在更高逻辑层次上为了实现不同的功能还需要插入逻辑功能单元。但是在很多设计中，因为受到芯片面积的约束和局限，通道宽度有限，相邻宏单元之间，或者宏单元与芯片边界之间的通道不足以满足插入逻辑功能单元后的走线轨道资源需求，导致不得不牺牲面积或重新进行宏单元布局为代价来...
【技术保护点】
1.一种窄通道布局下宏单元的逻辑输出预导引方法，其特征在于，所述窄通道布局下宏单元的逻辑输出预导引方法包括：/n在宏单元布局后，根据全部宏单元的输出逻辑，对全部的宏单元进行预绕线处理，确定布局后任意两个相邻的宏单元之间的通道的通道尺寸是否满足走线轨道资源需求；/n当相邻的第一宏单元与第二宏单元之间的第一通道的通道尺寸不满足走线轨道资源需求时，对所述第一通道执行预导引处理；/n其中，所述预导引处理具体包括：/n确定所述第一通道内平行所述第一通道方向的第一走线轨道的总数量，并将总数量分配为第一数量和第二数量；所述第一数量与第二数量之和小于等于所述总数量；/n按照第一宏单元在所述...
【技术特征摘要】 【专利技术属性】
1.一种窄通道布局下宏单元的逻辑输出预导引方法，其特征在于，所述窄通道布局下宏单元的逻辑输出预导引方法包括：
在宏单元布局后，根据全部宏单元的输出逻辑，对全部的宏单元进行预绕线处理，确定布局后任意两个相邻的宏单元之间的通道的通道尺寸是否满足走线轨道资源需求；
当相邻的第一宏单元与第二宏单元之间的第一通道的通道尺寸不满足走线轨道资源需求时，对所述第一通道执行预导引处理；
其中，所述预导引处理具体包括：
确定所述第一通道内平行所述第一通道方向的第一走线轨道的总数量，并将总数量分配为第一数量和第二数量；所述第一数量与第二数量之和小于等于所述总数量；
按照第一宏单元在所述第一通道一侧的引脚顺序，对应每个引脚依次在第一数量的第一走线轨道中的一个第一走线轨道上插入一个缓冲器，且各个缓冲器依次设置在相邻的垂直所述通道方向的第二走线轨道上，从而组成折线形状的第一缓冲器阵列；
按照第二宏单元在所述第一通道一侧的引脚顺序，对应每个引脚依次在第二数量的第一走线轨道中的一个第一走线轨道上插入一个缓冲器，且各个缓冲器依次设置在相邻的垂直所述通道方向的第二走线轨道上，从而组成折线形状的第二缓冲器阵列；
沿所述第二走线轨道布线连接所述第一宏单元的每个引脚与第一缓冲器阵列中的一个相对应的缓冲器，以及布线连接所述第二宏单元每个引脚与第二缓冲器阵列中的一个相对应的缓冲器；
沿所述第一走线轨道布线用以将各个缓冲器的输出引出所述第一通道外，从而将第一宏单元和第二宏单元的各个引脚的逻辑输出引导致所述第一通道外；
在对所述第一通道执行预导引处理后，通过所述第一缓冲器阵列和/或所述第二缓冲器阵列的各个缓冲器的输出，在所述第一通道外进行相应的逻辑功能单元的布局和布线连接。
2.根据权利要求1所述的窄通道布局下宏单元的逻辑输出预导引方法，其特征在于，所述预绕线处理具体为：对任意两个或多个宏单元的具有相关输出逻辑的两个或多个引脚，在通道内插入相应的逻辑功能单元，用以连接所述两个或多个引脚。
3.根据权利要求2所述的窄通道布局下宏单元的逻辑输出预导引方法，其特征在于，所述确定布局后任意两个相邻的宏单元之间的通道的通道尺寸是否满足走线轨道资源需求具体为：
确定在每个通道内需插入的逻辑功能单元是否能够全部插入所述通道内。
技术研发人员：赵少峰，
申请(专利权)人：安徽省东科半导体有限公司，
类型：发明
国别省市：安徽;34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。