写入电可擦除可编程非易失性存储器的方法及集成电路技术

本公开的实施例涉及用于写入电可擦除可编程非易失性存储器的方法和集成电路。在一个实施例中，该方法包括：将属于通信接口的滤波器电路可操作地连接到振荡器电路，其中通信接口物理上连接到总线；通过振荡器电路生成振荡信号；以及通过滤波器电路调节振荡信号从而生成用于对写入周期进行定时的时钟信号。

【技术实现步骤摘要】
写入电可擦除可编程非易失性存储器的方法及集成电路相关申请的交叉引用本申请要求于2019年4月5日提交的法国专利申请号1903667的优先权，该申请通过引用并入于此。
实现和实施例涉及非易失性存储器的集成电路，特别地，涉及写入到电可擦除可编程只读存储器(EEPROM)。
技术介绍
EEPROM存储器的集成电路通常包括用于存储所存储的数据的存储器平面(memoryplane)、用于访问存储器平面中的数据的解码器以及外围部分。外围部分通常包括为逻辑部分，该逻辑部分例如针对5V的电源而，该逻辑部分通常包括控制部件、以及诸如I2C(“集成电路间”，本领域技术人员众所周知的标准)总线接口的通信接口。外围部分还包括模拟部分，模拟部分包括高压或电压斜坡生成器、放大器和参考电流生成器。
技术实现思路
期望减小集成电路器件的整体尺寸。已经提供了用于减小EEPROM存储器平面的大小的技术。然而，对于给定的总存储器容量，减小存储器平面的优点被外围部分的整体尺寸抵消。这种现象对于最低的存储器密度更为严重。可以针对存储器平面“AE”的面积定义效率参数，其中AE指定(存储器平面的面积+解码器的面积)/(存储器的总面积)的比率。例如，对于128千比特的存储器，在0.18μm技术中AE>50％，在0.11μm技术中AE<30％。因此，存储器平面的收缩不会导致整个产品中的显著增益，特别是关于低密度的显著增益。此外，许多约束阻止减小外围部分的组件的大小。外围部分包括高压元件，由于电压稳定性的约束，高压元件的尺寸在实践中不能减小。外围部分还包括经受匹配约束的模拟组件(其根据常用术语指定其元件的设计，特性彼此之间几乎没有变化)，模拟组件需要大尺寸的组件。满足诸如通信接口(例如，I2C接口)的标准的元件被提供有专用于其用途的元件，并且这些元件没有从操纵其设计中受益、或仅从操纵其设计中略微受益，以便减小其大小。然而，期望减小EEPROM存储器的外围部分的整体尺寸，以便改进存储器平面的面积的效率参数AE。EEPROM存储器通常需要振荡器以用于激活电荷泵。该振荡器优选地是相对快速的。振荡频率可以是中等精度的(例如，在20MHz和30MHz之间)。而且，EEPROM存储器通常需要时钟以用于对写入操作进行定时，并且有利地写入时间从该时钟尽可能精确地被推导出。该时钟可以是较慢的(通常具有1MHz的数量级)，但优选是准确的。在EEPROM技术的上下文中，并且在最小尺寸的约束内，生产准确的振荡器是困难的，特别是在振荡器应当是快速的情况下。因此，EEPROM存储器通常包括专用于时钟信号生成的稳定信号生成器，而其他生成器用于生成其他振荡信号，特别是具有高频率的其他振荡信号。实施例提供了用于基于已存在于电路上的、用于其他目的的时间基准来生成稳定频率，并且当该时间基准用于稳定频率时，不用于其初始目的。进一步的实施例提供的是，外围部分的面积可以被减小，并且存储器平面的面积的效率参数AE可以被改进。根据一个实施例，在这方面，提供了写入到电可擦可编程只读存储器(EEPROM)的方法，该方法包括在写入周期中：将属于通信接口的滤波器电路与振荡器电路可操作地连接，通信接口物理连接到总线；以及经由振荡器电路生成振荡信号，并且利用滤波器电路来调节振荡信号，从而生成用于对写入周期进行定时的时钟信号。写入周期指定专用于将数据写入到存储器中的阶段，写入周期通常包括擦除，随后对一个或多个存储器单元进行编程。优选地，通信接口是I2C类型的，即“集成电路间”类型的。因此，根据该实施例，提供了使用针对通信接口而提供的滤波器电路来调节振荡信号，由此生成足够稳定的时钟信号以用于写入周期进行定时。根据该实施例的方法因此使得仅使用单个振荡器电路就可以满足上述两个约束。根据一个实现，在将滤波器电路与振荡器电路可操作地连接之前，滤波器电路与通信接口可操作地断开连接。在写入周期期间，在总线上经由通信接口的交换被忽略，其例如常规地通过迫使用于生成电路选择信号的输出触发器重置来进行，从而在写入周期的持续时间内，防止从被传输到I2C类型的通信接口的命令来选择电路。然而，源自外部的虚假信号可以在总线上传输，并且将滤波器电路与通信接口可操作地断开连接，从而防止了滤波器电路中源自外部的扰乱。例如，在将滤波器电路与振荡器电路可操作地连接之前，滤波器电路与振荡器电路可操作地断开连接，并且滤波器电路可操作地连接至通信接口。相反，这使得在总线上与使用该滤波器电路的通信接口的通信不会被振荡器电路的振荡信号扰乱。根据一个实现，将滤波器电路和振荡器电路可操作地连接包括：利用模式选择信号，对源自振荡器电路、并且旨在用于滤波器电路的信号进行逻辑运算，从而根据源自振荡器电路的信号，将信号递送至滤波器电路。类似地，将滤波器电路和振荡器电路可操作地连接包括：利用模式选择信号，对源自滤波器电路、并且旨在用于振荡器电路的信号进行逻辑运算，从而根据源自滤波器电路的信号，将信号递送到振荡器电路。根据一个实现，将滤波器电路和通信接口可操作地断开连接包括：利用模式选择信号，对源自通信接口、并且旨在用于滤波器电路的信号进行逻辑运算，模式选择信号确定具有恒定任意值的信号的逻辑运算的结果；以及利用模式选择信号，对源自滤波器电路、并且旨在用于通信接口的信号进行逻辑运算，模式选择信号确定具有恒定任意值的信号的定逻辑运算的结果。根据一个实现，滤波器电路具有可调整的时间常数，并且在利用滤波器电路调节振荡信号之前，利用给定的精度将时间常数调节至给定值。实际上，这使得可以改进经由该调节而因此生成的时钟信号的精度，滤波器电路的时间常数能够经受制造过程中轻微的不稳定性，其通过该调整而因此被校正，但其以其他方式相对于温度、电源和老化条件非常稳定。根据一个备选方案，振荡信号的频率是动态可调整的，并且振荡信号的调节包括：振荡信号的频率相对于滤波器电路的时间常数的动态调整。根据下文中限定的一个实现，该备选方案可以有利地对应于使用能够生成用于对电荷泵进行定时的高频率的振荡器电路。因此，振荡信号的频率可以相对于瞬时变化(例如，由于温度、电压和老化条件)来动态地校准，其是基于相对于上述条件本身稳定的上述时间常数来进行。根据该备选方案的一个实现，对振荡器信号的上述调节在每个写入周期的开始时执行。每写入周期一次校准是足以补偿发生频率变化的时段。根据该备选方案的一个实现，上述对振荡信号的频率的动态调整包括：在时间常数的持续时间内对振荡信号的周期数目进行计数，对振荡频率的频率水平进行调整，以及重复计数和调整，直到达到最接近预设目标数目的计数周期数目为止。根据该备选方案的一个实现，生成时钟信号还包括：对经调节的振荡信号的频率进行划分。根据该备选方案的一个实现，该方法还包括在写入周期中，生成写入高电压，生成本文档来自技高网...

【技术保护点】
1.一种用于写入到电可擦除可编程非易失性存储器(NVM)的方法，所述方法包括：/n将属于通信接口的滤波器电路可操作地连接到振荡器电路，其中所述通信接口物理上被连接到总线；/n通过所述振荡电路，生成振荡信号；以及/n通过所述滤波器电路来调节所述振荡信号，从而生成用于对写入周期进行定时的时钟信号。/n

【技术特征摘要】
20190405 FR 19036671.一种用于写入到电可擦除可编程非易失性存储器(NVM)的方法，所述方法包括：
将属于通信接口的滤波器电路可操作地连接到振荡器电路，其中所述通信接口物理上被连接到总线；
通过所述振荡电路，生成振荡信号；以及
通过所述滤波器电路来调节所述振荡信号，从而生成用于对写入周期进行定时的时钟信号。


2.根据权利要求1所述的方法，还包括：在将所述滤波器电路可操作地连接到所述振荡器电路之前，将所述滤波器电路与所述通信接口可操作地断开连接。


3.根据权利要求2所述的方法，其中将所述滤波器电路与所述通信接口可操作地断开连接包括：
利用模式选择信号，向所述滤波器电路提供源自所述通信接口的信号，所述模式选择信号确定具有恒定任意值的信号；以及
利用所述模式选择信号，向所述通信接口提供源自所述滤波器电路的信号，所述模式选择信号确定具有恒定任意值的信号。


4.根据权利要求1所述的方法，还包括：在将所述滤波器电路可操作地连接到所述振荡器电路之前，将所述滤波器电路与所述振荡器电路可操作地断开连接，并且将所述滤波器电路可操作地连接到所述通信接口。


5.根据权利要求1所述的方法，其中将所述滤波器电路与所述振荡器电路可操作地连接包括：
利用模式选择信号，向所述滤波器电路提供源自所述振荡器电路的信号；以及
利用所述模式选择信号，向所述振荡器电路提供源自所述滤波器电路的信号。


6.根据权利要求1所述的方法，还包括：在利用所述滤波器电路调节所述振荡信号之前，利用给定的精度将时间常数调整为给定值，其中所述滤波器电路包括可调整的所述时间常数。


7.根据权利要求1所述的方法，其中调节所述振荡信号包括：相对于所述滤波器电路的时间常数动态地调整所述振荡信号的频率。


8.根据权利要求7所述的方法，其中调节所述振荡信号包括：在每个写入周期的开始时调节所述振荡信号。


9.根据权利要求7所述的方法，其中动态地调整所述振荡信号的所述频率包括：在时间常数的持续时间内对所述振荡信号的周期数目进行计数；调整所述振荡信号的所述频率的水平；以及重复所述计数和所述调整，直到最接近预设目标数目的经计数的周期数目被达到为止。


10.根据权利要求7所述的方法，其中生成所述时钟信号还包括：对经调节的所述振荡信号的所述频率进行划分。


11.根据权利要求10所述的方法，还包括：通过将电容元件切换到供电电压来在所述写入周期中生成写入高电压，其中切换所述电容元件通过所述振荡信号来进行定时。


12.根据权利要求1所述的方法，其中生成所述振荡信号包括：将基本延迟累加，其中调节所述振荡信号包括：将等于所述滤波器电路的时间常数的附加延迟插入到所述基本延迟的累加中，并且其中相对于所述附加延迟，所述基本延迟的累加在持续时间上是可忽略的。


13.一种集成电路，包括：
状态机，被配置为控制写入周期中的写入操作，所述写入周期由时钟信号进行定时；
通信接口，包括滤波器电路，并且所述通信接口被配置为物理上被连接到总线；以及
时钟信号生成器，包括振荡器电路，并且所述时钟信号生成器被配置为：
将所述滤波器电路可操作地连接到所述振荡器电路；
生成振荡信号；以及
通过所述滤波器电路...

【专利技术属性】
技术研发人员：F·塔耶，C·阿梅兹亚内·埃尔阿萨尼，
申请(专利权)人：意法半导体鲁塞公司，
类型：发明
国别省市：法国;FR