在编程期间预充电之后通过虚拟字线的延迟斜升来减少干扰制造技术

一种用于减少存储器设备中的选择栅极晶体管和虚拟存储器单元的干扰的存储器设备和相关技术。在一种方法中，在编程循环的预充电阶段之后，相对于编程循环的编程阶段中的数据字线的电压的斜升，延迟虚拟字线的电压的斜升。在整个预充电阶段和编程阶段中，在第二虚拟存储器单元的电压保持在升高的电平的同时，另一种可能的方法延迟了第一虚拟存储器单元的斜升。在另一方面，当选择的数据存储器单元相对靠近存储器串的源极端时使用干扰对策，而当选择的数据存储器单元相对靠近存储器串的漏极端时逐步停止干扰对策。

The interference is reduced by the delay ramp of the virtual word line after precharging during programming

【技术实现步骤摘要】
【国外来华专利技术】在编程期间预充电之后通过虚拟字线的延迟斜升来减少干扰
技术介绍
本技术涉及存储器设备的操作。半导体存储器设备已经变得越来越普遍用于各种电子设备。例如，非易失性半导体存储器用于蜂窝电话、数字相机、个人数字助理、移动计算设备、非移动计算设备以及其他设备。电荷存储材料(诸如浮栅)或电荷俘获材料可以用于此类存储器设备中以存储表示数据状态的电荷。电荷俘获材料可以被垂直布置在三维(3D)堆叠的存储器结构中，或者被水平布置在二维(2D)存储器结构中。3D存储器结构的一个示例是位成本可扩展(BiCS)体系结构，该体系结构包括交替的导电层和介电层的堆叠。存储器设备包括存储器单元，这些存储器单元可被布置成存储器串，例如，其中选择栅极晶体管设置在存储器串的末端以选择性地将存储器串的沟道连接到源极线或位线。然而，在操作此类存储器设备时存在各种挑战。附图说明图1是示例存储器设备的框图。图2是描绘图1的感测块51的一个实施方案的框图。图3描绘了图1的感测块51的另一个示例框图。图4描绘了用于向存储器单元的块提供电压的示例电路。图5是存储器设备500的透视图，该存储器设备包括图1的存储器结构126的示例3D配置中的一组块。图6A描绘了图5的块中的一个的一部分的示例剖视图。图6B描绘了示例晶体管650。图6C描绘了图6A的堆叠的区622的近距离视图。图7描绘了与图6A一致的3D配置中的子块中的NAND串的示例视图。图8描绘了图7的子块SB0-SB3的附加细节。图9描绘了在编程操作的预充电阶段期间的图7和图8的存储器串700n的一部分，以及沟道700a中的电压的曲线950，示出了SGD晶体管842的干扰。图10描绘了在编程操作的编程阶段期间图9A的存储器串的一部分的曲线，以及沟道700a中的电压的曲线960，示出了虚拟存储器单元845的干扰。图11描绘了在编程操作之后连接到选择的字线的一组存储器单元的示例阈值电压(Vth)分布，其中使用了四个数据状态。图12描绘了在编程操作之后连接到选择的字线的一组存储器单元的示例Vth分布，其中使用了八个数据状态。图13A描绘了用于对数据存储器单元进行编程的过程，其中可以实现干扰对策。图13B描绘了在实现图13A的编程过程中的各种场景的曲线。图14描绘了与图13A一致的示例编程操作中的一系列编程循环。图15A描绘了可以在与图13A和图13B一致的编程操作中使用的各种电压的曲线，其中，Vdd0的斜升与Vwl的斜升同时发生。图15B描绘了可以在与图13A和图13B一致的编程操作中使用的各种电压的曲线，其中，Vdd0的斜升相对于Vwl的斜升被延迟。图16A描绘了在编程循环的编程阶段期间，虚拟字线的电压的斜升相对于数据字线的电压的斜升的延迟的曲线，其作为选择的字线WLn位置的函数，与图13A和图13B一致。图16B描绘了在编程循环的编程阶段期间，虚拟字线和数据字线的电压的斜升的斜升的速率的曲线，其作为选择的字线WLn位置的函数，与图13A和图13B一致。图16C描绘了在编程阶段的预充电期间的虚拟字线的电压的曲线，其作为选择的字线WLn位置的函数，与图13A和图13B一致。具体实施方式描述了用于减少存储器设备中的选择栅极晶体管和虚拟存储器单元的干扰的装置和技术。在一些存储器设备中，存储器单元彼此接合，诸如在块或子块中的NAND串中。每个NAND串包括：一个或多个漏极端选择栅极晶体管(称为SGD晶体管)之间串联连接的多个存储器单元，其位于NAND串的连接到位线的漏极端上；以及一个或多个源极端选择栅极晶体管(称为SGS晶体管)，其位于NAND串或其他存储器串的连接到源极线的源极端上。此外，存储器单元可以布置有用作控制栅极的公共控制栅极线(例如，字线)。一组字线从块的源极侧延伸到块的漏极侧。存储器单元可以其他类型的串连接，并且也可以其他方式连接。在3D存储器结构中，存储器单元可被布置以堆叠的垂直存储器串，其中该堆叠包括交替的导电层和介电层。导电层用作连接到存储器单元的字线。每个存储器串可具有与字线相交以形成存储器单元的柱的形状。存储器单元可包括有资格存储用户数据的数据存储器单元，以及没有资格存储用户数据的虚设存储器单元或非数据存储器单元。虚设字线连接到虚设存储器单元。可以在一串存储器单元的漏极端和/或源极端处提供一个或多个虚设存储器单元，以提供沟道电压梯度的逐渐过渡。在编程操作期间，根据字线编程顺序对存储器单元进行编程。例如，编程可以从块的源极侧的字线开始，并前进到块的漏极侧的字线。在一种方法中，在对下一个字线进行编程之前完成对每个字线的编程。例如，使用一个或多个编程遍对第一字线WL0进行编程，直到编程完成。接下来，使用一个或多个编程遍对第二字线WL1进行编程，直到编程完成等。编程遍可包括一组增加编程电压，在相应的编程循环或编程-验证迭代中将该组增加编程电压施加到字线，诸如图14中所描绘的那样。可以在每个编程电压之后执行验证操作以确定存储器单元是否已完成编程。当完成对存储器单元的编程时，可将该存储器单元锁定以免进一步编程，同时在后续的编程循环中继续对其他存储器单元进行编程。还可以根据子块编程顺序对存储器单元进行编程，其中连接到字线的存储器单元在一个子块中编程，然后在下一个子块中编程，以此类推。每个存储器单元可根据程序命令中的写入数据与数据状态相关联。基于该存储器单元的数据状态，存储器单元将保持在擦除状态或被编程为编程数据状态。例如，在每单元一位存储器设备中，存在两种数据状态，包括擦除状态和编程状态。在每单元两位存储器设备中，存在四种数据状态，包括擦除状态和三种更高的数据状态，称为A、B和C数据状态(参见图11)。在每单元三位存储器设备中，存在八种数据状态，包括擦除状态和七种更高的数据状态，被称为A、B、C、D、E、F和G数据状态(参见图12)。在每单元四位存储器设备中，存在十六种数据状态，包括擦除状态和十五种更高的数据状态。数据状态可以被称为S0-S15数据状态，其中S0是擦除状态。在对存储器单元进行编程之后，可以在读取操作中读回数据。读取操作可涉及将一系列读取电压施加到字线，同时感测电路确定连接到字线的单元是处于导电状态还是非导电状态。如果单元处于非导电状态，则存储器单元的Vth超过读取电压。该读取电压被设定为处于预期在相邻数据状态的阈值电压电平之间的电平。在读取操作期间，未选择的字线的电压斜升到读取通过电平，该读取通过电平足够高以至将未选择的数据和虚拟存储器单元置于强导电状态以避免干扰选择的存储器单元的感测。为了确保存储器串中正确的编程、擦除和读取操作，SGD晶体管和虚拟存储器单元的Vth应该在指定的范围内。然而，已经观察到Vth可以随着时间的推移由于干扰而增大。具体地说，在编程操作的编程循环的预充电阶段结束时，在SGD晶体管和相邻的虚拟存储器单元之间创建了沟道梯度(曲线950b)，这本文档来自技高网...

【技术保护点】
1.一种装置，包括：/nNAND串(NS1、NS2、700n-703n、710n-713n、720n-723n、730n-733n)，所述NAND串包括在所述NAND串的漏极端(615)处的漏极端选择栅极晶体管(717、737、757、777)、选择的数据存储器单元(704、724、744、764)、未选择的数据存储器单元(705-714、725-734、745-754、765-774)和与所述漏极端选择栅极晶体管相邻的第一虚拟存储器单元(716、736、756、776)；/n位线(BL0-BL3)，所述位线连接到所述漏极端；和/n控制电路(110、122、132)，所述控制电路被配置为在用于所述选择的数据存储器单元的编程循环中：/n执行预充电阶段(1590)，其中所述位线具有正电压并且所述漏极端选择栅极晶体管处于导电状态；以及/n在所述预充电阶段之后执行编程阶段(1591)，其中在将编程脉冲(1500d)施加到所述选择的数据存储器单元之前，当所述选择的数据存储器单元在所述NAND串中的位置在与所述NAND串的源极端(613)相邻的存储器单元的子集(890)中时，所述第一虚拟存储器单元的电压(1560c、1560d、1570c、1570g)的斜升的开始是在所述未选择的数据存储器单元的电压(1500b)的斜升的开始之后。/n...

【技术特征摘要】
【国外来华专利技术】20171006 US 15/726,6861.一种装置，包括：
NAND串(NS1、NS2、700n-703n、710n-713n、720n-723n、730n-733n)，所述NAND串包括在所述NAND串的漏极端(615)处的漏极端选择栅极晶体管(717、737、757、777)、选择的数据存储器单元(704、724、744、764)、未选择的数据存储器单元(705-714、725-734、745-754、765-774)和与所述漏极端选择栅极晶体管相邻的第一虚拟存储器单元(716、736、756、776)；
位线(BL0-BL3)，所述位线连接到所述漏极端；和
控制电路(110、122、132)，所述控制电路被配置为在用于所述选择的数据存储器单元的编程循环中：
执行预充电阶段(1590)，其中所述位线具有正电压并且所述漏极端选择栅极晶体管处于导电状态；以及
在所述预充电阶段之后执行编程阶段(1591)，其中在将编程脉冲(1500d)施加到所述选择的数据存储器单元之前，当所述选择的数据存储器单元在所述NAND串中的位置在与所述NAND串的源极端(613)相邻的存储器单元的子集(890)中时，所述第一虚拟存储器单元的电压(1560c、1560d、1570c、1570g)的斜升的开始是在所述未选择的数据存储器单元的电压(1500b)的斜升的开始之后。


2.根据权利要求1所述的装置，其中：
当所述选择的数据存储器单元在所述NAND串中的所述位置在与所述NAND串的所述漏极端相邻的存储器单元的子集(891)中时，所述第一虚拟存储器单元的所述电压(1520b、1530b、1540c)的所述斜升的所述开始与所述未选择的数据存储器单元的所述电压的所述斜升的所述开始同时进行。


3.根据权利要求1或2所述的装置，其中：
所述第一虚拟存储器单元的所述电压的所述斜升的速率(rdd0)低于所述未选择的数据存储器单元的所述电压的所述斜升的速率(rWLdata)。


4.根据权利要求1至3中任一项所述的装置，其中：
当所述选择的数据存储器单元距离所述NAND串的所述漏极端较远时，所述第一虚拟存储器单元的所述电压的所述斜升的所述开始与所述未选择的数据存储器单元的所述电压的所述斜升的所述开始之间的延迟(tdd0、tdd1)较大。


5.根据权利要求1至4中任一项所述的装置，还包括：
与所述第一虚拟存储器单元相邻的第二虚拟存储器单元(715、735、755、775)；
其中所述控制电路被配置为，在所述编程阶段中在所述第一虚拟存储器单元的所述电压的所述斜升的所述开始之前并且在所述未选择的数据存储器单元的所述电压的所述斜升的所述开始之后，开始所述第二虚拟存储器单元的电压(1560c)的斜升。


6.根据权利要求1至5中任一项所述的装置，还包括：
与所述第一虚拟存储器单元相邻的第二虚拟存储器单元(715、735、755、775)；
其中所述控制电路被配置为，在所述编程阶段中为所述第一虚拟存储器单元的所述电压提供所述斜升的速率(rdd0)，所述斜升的速率低于所述第二虚拟存储器单元的所述电压的斜升的速率(rdd1)。


7.根据权利要求6所述的装置，其中：
所述第一虚拟存储器单元的所述电压的所述斜升的速率低于所述未选择的数据存储器单元的所述电压的所述斜升的速率(rWLdata)。


8.根据权利要求1至7中任一项所述的装置，还包括：
与所述第一虚拟存储器单元相邻的第二虚拟存储器单元(715、735、...

【专利技术属性】
技术研发人员：X·于，Y·董，
申请(专利权)人：闪迪技术有限公司，
类型：发明
国别省市：美国;US