存储装置制造方法及图纸

公开了一种存储装置。所述存储装置包括：非易失性存储器装置；以及控制器，通过数据输入和输出线与非易失性存储器装置交换数据信号，并通过数据选通线与非易失性存储器装置交换数据选通信号。在训练操作中，非易失性存储器装置和控制器中的至少一个执行以第一步幅调整数据信号的延迟的粗略训练以及以小于第一步幅的第二步幅调整数据信号的延迟的精确训练。

【技术实现步骤摘要】
存储装置本申请要求于2018年11月7日提交到韩国知识产权局的第10-2018-0135620号韩国专利申请的优先权，所述韩国专利申请的公开通过整体引用包含于此。
在此描述的专利技术构思的示例性实施例涉及一种半导体装置，更具体地，涉及一种对准、验证并调整数据信号的时序和数据选通信号的时序的存储装置。
技术介绍
在包括非易失性存储器装置和控制器的存储装置中，随着用于制造半导体装置的技术的发展，非易失性存储器装置和控制器交换数据信号的速度正在增大。随着交换数据信号的速度的增大，数据信号保持信息的时间变短，并且能够准确识别数据信号的裕量减小。为了准确地识别高速发送的数据信号，训练操作可调整非易失性存储器装置或控制器发送数据信号的时序。执行训练操作花费的时间会导致存储装置的操作性能的降低。此外，在训练操作完成之后，由于环境的改变，非易失性存储器装置或控制器发送数据信号的时序可能被改变。
技术实现思路
根据专利技术构思的示例性实施例，一种存储装置包括：非易失性存储器装置；以及控制器，通过数据输入和输出线与非易失性存储器装置交换数据信号，并通过数据选通线与非易失性存储器装置交换数据选通信号。在训练操作中，非易失性存储器装置和控制器中的至少一个执行以第一步幅调整数据信号的延迟的粗略训练以及以小于第一步幅的第二步幅调整数据信号的延迟的精确训练。根据专利技术构思的示例性实施例，一种存储装置包括：非易失性存储器装置；以及控制器，通过多条数据输入和输出线与非易失性存储器装置交换多个数据信号，并通过数据选通线与非易失性存储器装置交换数据选通信号。在训练操作中，控制器和非易失性存储器装置将所述多个数据信号的多个中心位置与数据选通信号转变的时序对准。控制器存储所述多个数据信号之中的具有最小宽度的信号的多条边界的信息。在训练操作完成之后，控制器通过使用所述多条边界的信息，验证所述多个数据信号的所述多个中心位置与数据选通信号转变的时序的对准。根据专利技术构思的示例性实施例，一种存储装置包括：非易失性存储器装置；以及控制器：通过数据输入和输出线与非易失性存储器装置交换数据信号，并通过数据选通线与非易失性存储器装置交换数据选通信号。在训练操作中，控制器和非易失性存储器装置通过调整发送所述数据信号的第一延迟，将所述数据信号的中心位置与所述数据选通信号转变的时序对准。控制器和非易失性存储器装置中的至少一个基于所述数据选通信号的一个周期的长度的变化来调整所述数据选通信号的第二延迟。附图说明通过参照附图详细描述专利技术构思的示例性实施例，专利技术构思的以上和其他目的和特征将变得清楚。图1是示出根据专利技术构思的示例性实施例的存储装置的框图。图2是示出根据专利技术构思的示例性实施例的图1的非易失性存储器装置的框图。图3是示出根据专利技术构思的示例性实施例的图1的存储装置的操作方法的流程图。图4是示出根据专利技术构思的示例性实施例的图1的存储装置以第一步幅(stride)和第二步幅执行训练操作的示例的流程图。图5示出根据专利技术构思的示例性实施例的确定与特定数据信号的第一边界对应的延迟的示例。图6示出根据专利技术构思的示例性实施例的图2的非易失性存储器装置的输入和输出电路。图7示出根据专利技术构思的示例性实施例的图6的输出延迟电路。图8示出根据专利技术构思的示例性实施例的图1的控制器的存储器接口。图9示出根据专利技术构思的示例性实施例的第一数据输入和输出线至第八数据输入和输出线的数据信号的延迟与数据选通信号对准的示例。图10是示出根据专利技术构思的示例性实施例的图1的存储装置验证数据信号的延迟的方法的流程图。图11示出根据专利技术构思的示例性实施例的基于将第一验证值与第二验证值进行比较的结果来改变数据信号的延迟的示例。图12是示出根据专利技术构思的示例性实施例的图1的存储装置基于数据选通信号的变化来调整数据选通信号的延迟的示例的流程图。图13示出根据专利技术构思的示例性实施例的图1的存储装置测量数据选通信号的一个周期的长度的示例。图14示出根据专利技术构思的示例性实施例的数据选通信号的锁定值减小的示例。图15示出根据专利技术构思的示例性实施例的基于数据选通信号的变化来调整数据信号的延迟的示例。图16示出根据专利技术构思的示例性实施例的数据选通信号的锁定值增大的示例。图17示出根据专利技术构思的示例性实施例的基于数据选通信号的变化来调整数据信号的延迟的示例。具体实施方式专利技术构思的示例性实施例提供一种减少训练操作的时间、验证数据传输时序是否被改变并动态地调整数据传输时序以应对其环境的改变的存储装置。下面将参照附图详细描述专利技术构思的示例性实施例。贯穿本申请，相同的参考标号可表示相同的元件。图1是示出根据专利技术构思的示例性实施例的存储装置的框图。参照图1，存储装置100包括非易失性存储器装置110和控制器120。非易失性存储器装置110可包括各种存储器(诸如，闪存、相变随机存取存储器(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等)。非易失性存储器装置110可包括同构存储器或异构存储器。非易失性存储器装置110可通过数据输入和输出线DQ以及控制线CT与控制器120进行通信。控制器120被配置为控制非易失性存储器装置110。控制器120可通过数据输入和输出线DQ将数据传送到非易失性存储器装置110。控制器120可通过经由控制线CT发送和接收控制信号来控制非易失性存储器装置110。例如，控制器120可允许非易失性存储器装置110执行写入操作、读取操作或擦除操作。此外，控制器120可与非易失性存储器装置110执行训练操作。训练操作可包括调整(例如，对准)控制器120或非易失性存储器装置110通过数据输入和输出线DQ发送数据信号的时序。接收的数据信号的准确性和可靠性可通过调整发送数据信号的时序来提高。可在电力被供应到存储装置100之后或者在存储装置100从节电模式切换到正常模式之后执行训练操作。可在控制器120正常地控制非易失性存储器装置110之前(例如，在控制器120允许非易失性存储器装置110执行编程操作、读取操作或擦除操作之前)执行训练操作。控制器120包括存储器接口121、输入和输出训练器122以及存储器123。存储器接口121可与非易失性存储器装置110进行通信。例如，存储器接口121可与非易失性存储器装置110交换具有通过给定规则确定的电平和时序的信号(例如，数据信号和控制信号)。输入和输出训练器122可通过存储器接口121与非易失性存储器装置110执行训练操作。输入和输出训练器122可存储用于训练操作的多条信息或者通过训练操作获得的多条信息(例如，延迟)。输入和输出训练器122可通过使用存储器123与非易失性存储器装置110执行训练操作。图2是示出根据专利技术构思的示例性实施例的图1的非易失性存储器装置的框图。参照图1和图2，非易失性存储器装置本文档来自技高网...

【技术保护点】
1.一种存储装置，包括：/n非易失性存储器装置；以及/n控制器，被配置为通过数据输入和输出线与非易失性存储器装置交换数据信号，并通过数据选通线与非易失性存储器装置交换数据选通信号，/n其中，在训练操作中，非易失性存储器装置和控制器中的至少一个被配置为：执行以第一步幅调整数据信号的延迟的粗略训练以及以小于第一步幅的第二步幅调整数据信号的延迟的精确训练。/n

【技术特征摘要】
20181107 KR 10-2018-01356201.一种存储装置，包括：
非易失性存储器装置；以及
控制器，被配置为通过数据输入和输出线与非易失性存储器装置交换数据信号，并通过数据选通线与非易失性存储器装置交换数据选通信号，
其中，在训练操作中，非易失性存储器装置和控制器中的至少一个被配置为：执行以第一步幅调整数据信号的延迟的粗略训练以及以小于第一步幅的第二步幅调整数据信号的延迟的精确训练。


2.根据权利要求1所述的存储装置，其中，训练操作包括读取训练，
其中，在读取训练中，非易失性存储器装置在调整数据信号的延迟的同时将数据信号和数据选通信号发送到控制器，
其中，控制器通过将数据信号锁存为锁存的数据位，来与数据选通信号同步地识别数据信号，
其中，当数据信号在控制器中未被准确地识别时，非易失性存储器装置在将数据信号的延迟增大第一步幅的同时将数据信号和数据选通信号发送到控制器，以及
其中，当锁存的数据位与特定数据位匹配时，数据信号被准确地识别。


3.根据权利要求2所述的存储装置，其中，当数据信号在控制器中第一次被准确地识别出时，非易失性存储器装置将数据信号的延迟减小第一步幅，将数据信号的延迟增大第二步幅，并将数据信号和数据选通信号发送到控制器。


4.根据权利要求3所述的存储装置，其中，在非易失性存储器装置将数据信号的延迟增大第二步幅之后，当数据信号在控制器中未被准确地识别时，非易失性存储器装置将数据信号的延迟增大第二步幅，并将数据信号和数据选通信号发送到控制器。


5.根据权利要求4所述的存储装置，其中，在将数据信号的延迟增大第二步幅的精确训练开始之后，当数据信号在控制器中第一次被准确地识别出时，控制器识别数据信号的边界。


6.根据权利要求1所述的存储装置，其中，训练操作包括读取训练，
其中，在读取训练中，非易失性存储器装置在调整数据信号的延迟的同时将数据信号和数据选通信号发送到控制器，
其中，控制器通过将数据信号锁存为锁存的数据位，来与数据选通信号同步地识别数据信号，
其中，当数据信号在控制器中被准确地识别时，非易失性存储器装置在将数据信号的延迟增大第一步幅的同时将数据信号和数据选通信号发送到控制器，以及
其中，当锁存的数据位与特定数据位匹配时，数据信号被准确地识别。


7.根据权利要求6所述的存储装置，其中，当数据信号在控制器中第一次未被准确地识别出时，非易失性存储器装置将数据信号的延迟减小第一步幅，将数据信号的延迟增大第二步幅，并将数据信号和数据选通信号发送到控制器。


8.根据权利要求1所述的存储装置，其中，训练操作包括写入训练，
其中，在写入训练中，控制器在调整数据信号的延迟的同时将数据信号和数据选通信号发送到非易失性存储器装置，并从非易失性存储器装置接收与数据信号对应的第二数据信号和第二数据选通信号，
其中，控制器通过将第二数据信号锁存为锁存的数据位，来与第二数据选通信号同步地识别第二数据信号，
其中，当第二数据信号在控制器中未被准确地识别时，控制器在将数据信号的延迟增大第一步幅的同时将数据信号和数据选通信号发送到非易失性存储器装置，并从非易失性存储器装置接收与数据信号对应的第二数据信号和第二数据选通信号，
其中，当第二数据信号在控制器中第一次被准确地识别出时，控制器将数据信号的延迟减小第一步幅，将数据信号的延迟增大第二步幅，并将数据信号和数据选通信号发送到非易失性存储器装置，并从非易失性存储器装置接收第二数据信号和第二数据选通信号，以及
其中，当锁存的数据位与特定数据位匹配时，第二数据信号被准确地识别。


9.根据权利要求1所述的存储装置，其中，训练操作包括写入训练，
其中，在写入训练中，控制器在调整数据信号的延迟的同时将数据信号和数据选通信号发送到非易失性存储器装置，并从非易失性存储器装置接收与数据信号对应的第二数据信号和第二数据选通信号，
其中，控制器与第二数据选通信号同步地识别第二数据信号，
其中，当第二数据信号在控制器中被准确地识别出时，控制器在将数据信号的延迟增大第一步幅的同时将数据信号和数据选通信号发送到非易失性存储器装置，并从非易失性存储器装置接收与数据信号对应的第二数据信号和第二数据选通信号，以及
其中，当第二数据信号在控制器中第...

【专利技术属性】
技术研发人员：金亨镇，申崇晚，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR