像素驱动电路及其驱动方法、显示装置制造方法及图纸

本公开提供一种像素驱动电路及其驱动方法、显示装置，以解决现有像素驱动电路中因薄膜晶体管漏电流高，引起驱动芯片功耗增加的问题。像素驱动电路包括漏电抑制子电路、输入子电路、驱动子电路和储能子电路。漏电抑制子电路将基准信号传输至第一节点，对第一节点的电压进行重置。输入子电路将数据信号传输至第二节点。驱动子电路根据来自第二节点的数据电压，生成补偿信号，并将补偿信号传输至储能子电路。储能子电路存储来自驱动子电路的补偿信号，以及根据所存储的补偿信号，控制驱动子电路打开。漏电抑制子电路还在发光阶段，在漏电控制信号的非工作电平的控制下关闭，抑制第一节点漏电。上述像素驱动电路用于显示装置中驱动发光器件发光。

【技术实现步骤摘要】
像素驱动电路及其驱动方法、显示装置
本公开涉及显示
，尤其涉及一种像素驱动电路及其驱动方法、显示装置。
技术介绍
有机发光二极管(OrganicLight-EmittingDiode，简称OLED)显示装置具有自发光、广视角、对比度高、响应速度快、耗电低、超轻薄等特点，受到了广泛应用。OLED显示装置包括多个亚像素，每个亚像素包括用于驱动OLED发光器件发光的像素驱动电路，像素驱动电路包括多个薄膜晶体管。现有的OLED显示装置的像素驱动电路中，薄膜晶体管多采用LTPS(英文全称为：LowTemperaturePolySilicon，中文名称为：低温多晶硅)类型的薄膜晶体管，但是由于LTPS薄膜晶体管的漏电流较高(10-12A)，会导致在发光阶段驱动晶体管的栅极电压降低，从而导致屏幕发光亮度降低。为了使发光器件维持设定的亮度，就需要较高的驱动频率，造成用于驱动显示装置显示画面的驱动芯片功耗增大。
技术实现思路
本公开提供一种像素驱动电路及其驱动方法、显示装置，以解决现有像素驱动电路中因LTPS薄膜晶体管漏电流高，引起驱动芯片功耗增加的问题。为了实现的上述目的，本公开的实施例采用如下技术方案：一方面，提供一种像素驱动电路，包括漏电抑制子电路、输入子电路、驱动子电路和储能子电路。其中，所述漏电抑制子电路与漏电控制信号端、基准信号端和第一节点耦接；所述漏电抑制子电路被配置为，响应于在所述漏电控制信号端处接收的漏电控制信号的工作电平而打开，将在所述基准信号端处接收的基准信号传输至所述第一节点，以对所述第一节点的电压进行重置。所述输入子电路与栅扫描信号端、数据信号端和第二节点耦接；所述输入子电路被配置为，响应于在所述栅扫描信号端处接收的栅扫描信号，将在所述数据信号端处接收的数据信号传输至所述第二节点。所述驱动子电路与所述第一节点、所述第二节点和所述储能子电路耦接；所述驱动子电路被配置为，根据传输至所述第二节点的数据电压，生成补偿信号，并将所述补偿信号传输至所述储能子电路。所述储能子电路还与所述栅扫描信号端和所述第一节点耦接；所述储能子电路被配置为，在所述栅扫描信号的控制下，存储来自所述驱动子电路的补偿信号；以及，根据所存储的补偿信号，控制所述驱动子电路打开。所述漏电抑制子电路还被配置为，在所述储能子电路根据所存储的补偿信号控制所述驱动子电路打开的情况下，在所述漏电控制信号的非工作电平的控制下关闭，以抑制所述第一节点漏电。本公开实施例所提供的像素驱动电路中，在储能子电路根据所存储的补偿信号控制驱动子电路打开的情况下，即在发光阶段，漏电抑制子电路可以在漏电控制信号端的非工作电平的控制下关闭。由于控制驱动子电路打开或关闭的第一节点与漏电抑制子电路和储能子电路耦接，第一节点的电压的漏电通道仅有漏电抑制子电路和储能子电路，而第一节点的电压通过储能子电路漏电的程度很小，因此漏电抑制子电路为驱动子电路最主要的漏电通道，从而在发光阶段控制漏电抑制子电路关闭可以有效抑制第一节点的漏电，使得第一节点的电压可以长时间维持在令驱动子电路打开的电压。这样就延长了发光器件的发光时间，进而在显示装置显示静态画面时无需采用高驱动频率就可以维持所需要的亮度，节省了驱动芯片的功耗。在一些实施例中，所述漏电抑制子电路包括第一晶体管；所述第一晶体管的控制极与所述漏电信号控制端耦接，所述第一晶体管的第一极与所述基准信号端耦接，所述第一晶体管的第二极与所述第一节点耦接。在一些实施例中，所述第一晶体管为氧化物薄膜晶体管。在一些实施例中，所述储能子电路包括第二晶体管和存储电容器；所述第二晶体管的控制极与所述栅扫描信号端耦接，所述第二晶体管的第一极与所述驱动子电路耦接，所述第二晶体管的第二极与所述存储电容器的第一端耦接；所述存储电容器的第二端与所述第一节点耦接。在一些实施例中，所述输入子电路包括第三晶体管；所述第三晶体管的控制极与所述栅扫描信号端耦接，所述第三晶体管的第一极与所述数据信号端耦接，所述第三晶体管的第二极与所述第二节点耦接；所述驱动子电路包括驱动晶体管；所述驱动晶体管的控制极与所述第一节点耦接，所述驱动晶体管的第一极与所述第二节点耦接，所述驱动晶体管的第二极与所述储能子电路耦接。在一些实施例中，所述像素电路还包括第一发光控制子电路、第二发光控制子电路和初始化子电路。所述第一发光控制子电路与发光控制信号端、第一电压端和所述第二节点耦接；所述第一发光控制子电路被配置为，响应于在所述发光控制信号端处接收的发光控制信号，将在所述第一电压端处接收的第一电压信号传输至所述第二节点。所述第二发光控制子电路与所述发光控制信号端、所述驱动子电路和发光器件耦接；所述第二发光控制子电路被配置为，响应于所述发光控制信号，将传输至所述第二节点且经过所述驱动子电路的第一电压信号传输至所述发光器件，以驱动所述发光器件发光。所述初始化子电路与第一复位信号端、第二复位信号端、初始化信号端、所述储能子电路和所述发光器件耦接；所述初始化子电路被配置为，响应于在所述第一复位信号端处接收的第一复位信号，将在所述初始化信号端处接收的初始化信号传输至所述储能子电路，以对所述储能子电路进行初始化；以及，响应于在所述第二复位信号端处接收的第二复位信号，将在所述初始化信号传输至所述发光器件，以对所述发光器件进行初始化。在一些实施例中，所述第一发光控制子电路包括第四晶体管；所述第四晶体管的控制极与所述发光控制信号端耦接，所述第四晶体管的第一极与所述第一电压端耦接，所述第四晶体管的第二极与所述第二节点耦接。所述第二发光控制子电路包括第五晶体管；所述第五晶体管的控制极与所述发光控制信号端耦接，所述第五晶体管的第一极与所述驱动子电路耦接，所述第五晶体管的第二极与所述发光器件耦接。所述初始化子电路包括第六晶体管和第七晶体管；所述第六晶体管的控制极与所述第一复位信号端耦接，所述第六晶体管的第一极与所述初始化信号端耦接，所述第六晶体管的第二极与所述储能子电路耦接；所述第七晶体管的控制极与所述第二复位信号端耦接，所述第七晶体管的第一极与所述初始化信号端耦接，所述第七晶体管的第二极与所述发光器件耦接。在一些实施例中，所述第二复位信号端与所述栅扫描信号端为相同的信号端。在一些实施例中，所述像素驱动电路还包括：第一发光控制子电路、第二发光控制子电路和初始化子电路。所述漏电抑制子电路包括第一晶体管；所述第一晶体管的控制极与所述漏电信号控制端耦接，所述第一晶体管的第一极与所述基准信号端耦接，所述第一晶体管的第二极与所述第一节点耦接。所述输入子电路包括第三晶体管；所述第三晶体管的控制极与所述栅扫描信号端耦接，所述第三晶体管的第一极与所述数据信号端耦接，所述第三晶体管的第二极与所述第二节点耦接。所述驱动子电路包括驱动晶体管；所述驱动晶体管的控制极与所述第一节点耦接，所述驱动晶体管的第一极与所述第二节点耦接，所述驱动晶体管的第二极与第三节点耦接。所述储能子电路包括第二晶体管本文档来自技高网...

【技术保护点】
1.一种像素驱动电路，其特征在于，所述像素驱动电路包括：漏电抑制子电路、输入子电路、驱动子电路和储能子电路；其中，/n所述漏电抑制子电路与漏电控制信号端、基准信号端和第一节点耦接；所述漏电抑制子电路被配置为，响应于在所述漏电控制信号端处接收的漏电控制信号的工作电平而打开，将在所述基准信号端处接收的基准信号传输至所述第一节点，以对所述第一节点的电压进行重置；/n所述输入子电路与栅扫描信号端、数据信号端和第二节点耦接；所述输入子电路被配置为，响应于在所述栅扫描信号端处接收的栅扫描信号，将在所述数据信号端处接收的数据信号传输至所述第二节点；/n所述驱动子电路与所述第一节点、所述第二节点和所述储能子电路耦接；所述驱动子电路被配置为，根据传输至所述第二节点的数据电压，生成补偿信号，并将所述补偿信号传输至所述储能子电路；/n所述储能子电路还与所述栅扫描信号端和所述第一节点耦接；所述储能子电路被配置为，在所述栅扫描信号的控制下，存储来自所述驱动子电路的补偿信号；以及，根据所存储的补偿信号，控制所述驱动子电路打开；/n所述漏电抑制子电路还被配置为，在所述储能子电路根据所存储的补偿信号控制所述驱动子电路打开的情况下，在所述漏电控制信号的非工作电平的控制下关闭，以抑制所述第一节点漏电。/n...

【技术特征摘要】
1.一种像素驱动电路，其特征在于，所述像素驱动电路包括：漏电抑制子电路、输入子电路、驱动子电路和储能子电路；其中，
所述漏电抑制子电路与漏电控制信号端、基准信号端和第一节点耦接；所述漏电抑制子电路被配置为，响应于在所述漏电控制信号端处接收的漏电控制信号的工作电平而打开，将在所述基准信号端处接收的基准信号传输至所述第一节点，以对所述第一节点的电压进行重置；
所述输入子电路与栅扫描信号端、数据信号端和第二节点耦接；所述输入子电路被配置为，响应于在所述栅扫描信号端处接收的栅扫描信号，将在所述数据信号端处接收的数据信号传输至所述第二节点；
所述驱动子电路与所述第一节点、所述第二节点和所述储能子电路耦接；所述驱动子电路被配置为，根据传输至所述第二节点的数据电压，生成补偿信号，并将所述补偿信号传输至所述储能子电路；
所述储能子电路还与所述栅扫描信号端和所述第一节点耦接；所述储能子电路被配置为，在所述栅扫描信号的控制下，存储来自所述驱动子电路的补偿信号；以及，根据所存储的补偿信号，控制所述驱动子电路打开；
所述漏电抑制子电路还被配置为，在所述储能子电路根据所存储的补偿信号控制所述驱动子电路打开的情况下，在所述漏电控制信号的非工作电平的控制下关闭，以抑制所述第一节点漏电。


2.根据权利要求1所述的像素驱动电路，其特征在于，所述漏电抑制子电路包括第一晶体管；
所述第一晶体管的控制极与所述漏电信号控制端耦接，所述第一晶体管的第一极与所述基准信号端耦接，所述第一晶体管的第二极与所述第一节点耦接。


3.根据权利要求2所述的像素驱动电路，其特征在于，所述第一晶体管为氧化物薄膜晶体管。


4.根据权利要求1所述的像素驱动电路，其特征在于，所述储能子电路包括第二晶体管和存储电容器；
所述第二晶体管的控制极与所述栅扫描信号端耦接，所述第二晶体管的第一极与所述驱动子电路耦接，所述第二晶体管的第二极与所述存储电容器的第一端耦接；
所述存储电容器的第二端与所述第一节点耦接。


5.根据权利要求1所述的像素驱动电路，其特征在于，所述输入子电路包括第三晶体管；
所述第三晶体管的控制极与所述栅扫描信号端耦接，所述第三晶体管的第一极与所述数据信号端耦接，所述第三晶体管的第二极与所述第二节点耦接；
所述驱动子电路包括驱动晶体管；
所述驱动晶体管的控制极与所述第一节点耦接，所述驱动晶体管的第一极与所述第二节点耦接，所述驱动晶体管的第二极与所述储能子电路耦接。


6.根据权利要求1～5中任一项所述的像素驱动电路，其特征在于，所述像素驱动电路还包括：第一发光控制子电路、第二发光控制子电路和初始化子电路；
所述第一发光控制子电路与发光控制信号端、第一电压端和所述第二节点耦接；所述第一发光控制子电路被配置为，响应于在所述发光控制信号端处接收的发光控制信号，将在所述第一电压端处接收的第一电压信号传输至所述第二节点；
所述第二发光控制子电路与所述发光控制信号端、所述驱动子电路和发光器件耦接；所述第二发光控制子电路被配置为，响应于所述发光控制信号，将传输至所述第二节点且经过所述驱动子电路的第一电压信号传输至所述发光器件，以驱动所述发光器件发光；
所述初始化子电路与第一复位信号端、第二复位信号端、初始化信号端、所述储能子电路和所述发光器件耦接；所述初始化子电路被配置为，响应于在所述第一复位信号端处接收的第一复位信号，将在所述初始化信号端处接收的初始化信号传输至所述储能子电路，以对所述储能子电路进行初始化；以及，响应于在所述第二复位信号端处接收的第二复位信号，将在所述初始化信号传输至所述发光器件，以对所述发光器件进行初始化。


7.根据权利要求6所述的像素驱动电路，其特征在于，
所述第一发光控制子电路包括第四晶体管；所述第四晶体管的控制极与所述发光控制信号端耦接，所述第四晶体管的第一极与所述第一电压端耦接，所述第四晶体管的第二极与所述第二节点耦接；
所述第二发光控制子电路包括第五晶体管；所述第五晶体管的控制极与所述发光控制信号端耦接，所述第五晶体管的第一极与所述驱动子电路耦接，所述第五晶体管的第二极与所述发光器件耦接；
所述初始化子电路包括第六晶体管和第七晶体管；所述第六晶体管的控制极与所述第一复位信号端耦接，所述第六晶体管的第一极与所述初始化信号端耦接，所述第六晶体管的第二极与所述储能子电路耦接；所述第七晶体管的控制极与所述第二复位信号端耦接，所述第七晶体管的第一极与所述初始化信号端耦接，所述第七晶体管的第二极与所述发光器件耦接。


8.根据权利要求6所述的像素驱动电路，其特征在于，所述第二复位信号端与所述栅扫...

【专利技术属性】
技术研发人员：曹鑫，朱亚威，金兴植，胡静，王子峰，徐海峰，樊浩原，
申请(专利权)人：京东方科技集团股份有限公司，绵阳京东方光电科技有限公司，
类型：发明
国别省市：北京;11