移位寄存器单元及其驱动方法、栅极驱动电路、显示装置制造方法及图纸

本发明专利技术提供一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，涉及显示技术领域，用于实现栅极驱动信号的PWM功能。所述移位寄存器单元包括：输入模块、第一电容模块、输出模块、输出下拉模块、耦合模块和反相器模块，反相器模块分别与输入控制端、第一节点、第二节点、第一电平信号输入端和第二电平信号输入端耦接；用于在输入控制端和第一电平信号输入端的控制下，控制导通或断开第二节点与第一电平信号输入端之间的连接；还用于在第一节点和第二电平信号输入端的控制下，控制导通或断开第二节点与第二电平信号输入端之间的连接。

【技术实现步骤摘要】
移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
本专利技术涉及显示
，尤其涉及一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置。
技术介绍
目前，显示领域较成熟的技术有液晶显示(英文：LiquidCrystalDisplay，简称LCD)技术和主动矩阵式有机发光二极管(英文：Active-matrixorganiclight-emittingdiode，简称AMOLED)显示技术。其中AMOLED显示装置一般包括：显示面板、栅极驱动电路、数据驱动器和时序控制器。显示面板包括：数据线、栅线以及通过它们控制的像素，通常的工作方式为：当栅极驱动电路向栅线提供栅极驱动信号时，与该栅线对应的一行像素则接收由对应的数据线提供的数据电压，像素根据数据电压的大小发出不同亮度的光。由于栅极驱动电路向栅线提供的栅极驱动信号的脉冲宽度与显示面板内部的像素驱动电路的工作性能有关，因此，亟需提供一种具有脉宽调制(英文：PulseWidthModulation，简称：PWM)功能的控制电路。
技术实现思路
本专利技术的目的在于提供一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，用于实现栅极驱动信号的PWM功能。为了实现上述目的，本专利技术提供如下技术方案：本专利技术的第一方面提供一种移位寄存器单元，包括：输入模块，分别与输入控制端、信号输入端和第一节点耦接；第一电容模块，所述第一电容模块的第一端与信号输出端耦接；输出模块，分别与所述第一电容模块的第二端、第一电平信号输入端和所述信号输出端耦接；输出下拉模块，分别与第二节点、所述信号输出端和第二电平信号输入端耦接；耦合模块，分别与所述第一电平信号输入端、所述第一节点和所述第一电容模块的第二端耦接；用于在所述第一电平信号输入端的控制下，控制导通或断开所述第一节点与所述第一电容模块的第二端之间的连接；反相器模块，分别与所述输入控制端、所述第一节点、所述第二节点、所述第一电平信号输入端和所述第二电平信号输入端耦接；用于在所述输入控制端和所述第一电平信号输入端的控制下，控制导通或断开所述第二节点与所述第一电平信号输入端之间的连接；还用于在所述第一节点和所述第二电平信号输入端的控制下，控制导通或断开所述第二节点与所述第二电平信号输入端之间的连接。可选的，所述移位寄存器单元还包括：第一复位模块，分别与复位控制端、第一电平信号输入端和所述第二节点耦接；用于在所述复位控制端的控制下，控制导通或断开所述第一电平信号输入端与所述第二节点之间的连接。可选的，所述第一复位模块包括第十一晶体管，所述第十一晶体管的栅极与所述复位控制端耦接，所述第十一晶体管的第一极与所述第一电平信号输入端耦接，所述第十一晶体管的第二极与所述第二节点耦接。可选的，所述移位寄存器单元还包括：第二复位模块，分别与复位控制端、第一电平信号输入端和所述第一节点耦接；用于在所述复位控制端的控制下，控制导通或断开所述第一电平信号输入端与所述第一节点之间的连接。可选的，所述第二复位模块包括第十二晶体管，所述第十二晶体管的栅极与所述复位控制端耦接，所述第十二晶体管的第一极与所述第一电平信号输入端耦接，所述第十二晶体管的第二极与所述第一节点耦接。可选的，所述移位寄存器单元还包括：保护模块；所述输出下拉模块与第三节点耦接，所述第三节点通过所述保护模块与所述第二电平信号输入端耦接；所述保护模块还分别与所述第二节点、所述信号输出端和所述第一电平信号输入端耦接；所述保护模块用于在所述第二节点的控制下，控制导通或断开所述第三节点与所述第二电平信号输入端之间的连接；所述保护模块还用于在所述信号输出端的控制下，控制导通或断开所述第一电平信号输入端与所述第三节点之间的连接。可选的，所述保护模块包括第九晶体管和第十晶体管；所述第九晶体管的栅极与所述第二节点耦接，所述第九晶体管的第一极与所述第三节点耦接，所述第九晶体管的第二极与所述第二电平信号输入端耦接；所述第十晶体管的栅极与所述信号输出端耦接，所述第十晶体管的第一极与所述第一电平信号输入端耦接，所述第十晶体管的第二极与所述第三节点耦接。可选的，所述移位寄存器单元还包括：第二电容模块，所述第二电容模块的第一端与所述第二节点耦接，所述第二电容模块的第二端与所述第二电平信号输入端耦接。可选的，所述输入模块包括第一晶体管，所述第一晶体管的栅极与所述输入控制端耦接，所述第一晶体管的第一极与所述信号输入端耦接，所述第一晶体管的第二极与所述第一节点耦接；所述耦合模块包括第六晶体管，所述第六晶体管的栅极与所述第一电平信号输入端耦接，所述第六晶体管的第一极与所述第一节点耦接，所述第六晶体管的第二极与所述第一电容模块的第二端耦接；所述输出模块包括第七晶体管，所述第七晶体管的栅极与所述第一电容模块的第二端耦接，所述第七晶体管的第一极与所述第一电平信号输入端耦接，所述第七晶体管的第二极与所述信号输出端耦接；所述输出下拉模块包括第八晶体管，所述第八晶体管的栅极与所述第二节点耦接，所述第八晶体管的第一极与所述信号输出端耦接，所述第八晶体管的第二极与所述第二电平信号输出端耦接。可选的，所述反相器模块包括：第二晶体管，所述第二晶体管的栅极与所述第一电平信号输入端耦接，所述第二晶体管的第一极与所述输入控制端耦接；第三晶体管，所述第三晶体管的栅极与所述第一节点耦接，所述第三晶体管的第一极与所述第二晶体管的第二极耦接，所述第三晶体管的第二极与所述第二电平信号输入端耦接；第四晶体管，所述第四晶体管的栅极与所述第二晶体管的第二极耦接，所述第四晶体管的第一极与所述第一电平信号输入端耦接，所述第四晶体管的第二极与所述第二节点耦接；第五晶体管，所述第五晶体管的栅极与所述第一节点耦接，所述第五晶体管的第一极与所述第二节点耦接，所述第五晶体管的第二极与所述第二电平信号输入端耦接。基于上述移位寄存器单元的技术方案，本专利技术的第二方面提供一种栅极驱动电路，包括多个上述移位寄存器单元。可选的，多个所述移位寄存器单元级联，相邻的所述移位寄存器单元中，前一个移位寄存器单元的信号输出端与后一个移位寄存器单元的信号输入端耦接，用于为后一个移位寄存器单元提供输入信号。基于上述栅极驱动电路的技术方案，本专利技术的第三方面提供一种显示装置，包括上述栅极驱动电路。基于上述移位寄存器单元的技术方案，本专利技术的第四方面提供一种移位寄存器单元的驱动方法，用于驱动上述移位寄存器单元，所述驱动方法包括：在第一复位时段，信号输入端写入低电平的输入信号；在输入控制端的控制下，输入模块控制导通所述信号输入端和所述第一节点之间的连接；在第一电平信号输入端和输入控制端的控制下，反相器模块控制导通所述第一电平信号输入端与第二节点之间的连接；在所述第二节点的控制下，输出下拉模块控制导通信号输出端与第二电平信号输入端之间的连接；在初始时段，本文档来自技高网...

【技术保护点】
1.一种移位寄存器单元，其特征在于，包括：/n输入模块，分别与输入控制端、信号输入端和第一节点耦接；/n第一电容模块，所述第一电容模块的第一端与信号输出端耦接；/n输出模块，分别与所述第一电容模块的第二端、第一电平信号输入端和所述信号输出端耦接；/n输出下拉模块，分别与第二节点、所述信号输出端和第二电平信号输入端耦接；/n耦合模块，分别与所述第一电平信号输入端、所述第一节点和所述第一电容模块的第二端耦接；用于在所述第一电平信号输入端的控制下，控制导通或断开所述第一节点与所述第一电容模块的第二端之间的连接；/n反相器模块，分别与所述输入控制端、所述第一节点、所述第二节点、所述第一电平信号输入端和所述第二电平信号输入端耦接；用于在所述输入控制端和所述第一电平信号输入端的控制下，控制导通或断开所述第二节点与所述第一电平信号输入端之间的连接；还用于在所述第一节点和所述第二电平信号输入端的控制下，控制导通或断开所述第二节点与所述第二电平信号输入端之间的连接。/n

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：
输入模块，分别与输入控制端、信号输入端和第一节点耦接；
第一电容模块，所述第一电容模块的第一端与信号输出端耦接；
输出模块，分别与所述第一电容模块的第二端、第一电平信号输入端和所述信号输出端耦接；
输出下拉模块，分别与第二节点、所述信号输出端和第二电平信号输入端耦接；
耦合模块，分别与所述第一电平信号输入端、所述第一节点和所述第一电容模块的第二端耦接；用于在所述第一电平信号输入端的控制下，控制导通或断开所述第一节点与所述第一电容模块的第二端之间的连接；
反相器模块，分别与所述输入控制端、所述第一节点、所述第二节点、所述第一电平信号输入端和所述第二电平信号输入端耦接；用于在所述输入控制端和所述第一电平信号输入端的控制下，控制导通或断开所述第二节点与所述第一电平信号输入端之间的连接；还用于在所述第一节点和所述第二电平信号输入端的控制下，控制导通或断开所述第二节点与所述第二电平信号输入端之间的连接。


2.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：
第一复位模块，分别与复位控制端、第一电平信号输入端和所述第二节点耦接；用于在所述复位控制端的控制下，控制导通或断开所述第一电平信号输入端与所述第二节点之间的连接。


3.根据权利要求2所述的移位寄存器单元，其特征在于，所述第一复位模块包括第十一晶体管，所述第十一晶体管的栅极与所述复位控制端耦接，所述第十一晶体管的第一极与所述第一电平信号输入端耦接，所述第十一晶体管的第二极与所述第二节点耦接。


4.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：
第二复位模块，分别与复位控制端、第一电平信号输入端和所述第一节点耦接；用于在所述复位控制端的控制下，控制导通或断开所述第一电平信号输入端与所述第一节点之间的连接。


5.根据权利要求4所述的移位寄存器单元，其特征在于，所述第二复位模块包括第十二晶体管，所述第十二晶体管的栅极与所述复位控制端耦接，所述第十二晶体管的第一极与所述第一电平信号输入端耦接，所述第十二晶体管的第二极与所述第一节点耦接。


6.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：保护模块；
所述输出下拉模块与第三节点耦接，所述第三节点通过所述保护模块与所述第二电平信号输入端耦接；
所述保护模块还分别与所述第二节点、所述信号输出端和所述第一电平信号输入端耦接；所述保护模块用于在所述第二节点的控制下，控制导通或断开所述第三节点与所述第二电平信号输入端之间的连接；所述保护模块还用于在所述信号输出端的控制下，控制导通或断开所述第一电平信号输入端与所述第三节点之间的连接。


7.根据权利要求6所述的移位寄存器单元，其特征在于，所述保护模块包括第九晶体管和第十晶体管；
所述第九晶体管的栅极与所述第二节点耦接，所述第九晶体管的第一极与所述第三节点耦接，所述第九晶体管的第二极与所述第二电平信号输入端耦接；
所述第十晶体管的栅极与所述信号输出端耦接，所述第十晶体管的第一极与所述第一电平信号输入端耦接，所述第十晶体管的第二极与所述第三节点耦接。


8.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：
第二电容模块，所述第二电容模块的第一端与所述第二节点耦接，所述第二电容模块的第二端与所述第二电平信号输入端耦接。


9.根据权利要求1所述的移位寄存器单元，其特征在于，
所述输入模块包括第一晶体管，所述第一晶体管的栅极与所述输入控制端耦接，所述第一晶体管的第一极与所述信号输入端耦接，所述第一晶体管的第二极与所述第一节点耦接；
所述耦合模块包括第六晶体管，所述第六晶体管的栅极与所述第一电平信号输入端耦接，所述第六晶体管的第一极与所述第一节点耦接，所述第六晶体管的第二极与所述第一电容模块的第二端耦接；
所述输出模块包括第七晶体管，所述第七晶体管的栅极与所述第一电容模块的第二端耦接，所述第七晶体管的第一极与所述第一电平信号输入端耦接，所述第七晶体管的第二极与所述信号输出端耦接；
所述输出下拉模块包括第八晶体管，所述第八晶体管的栅极与所述第二节点耦接，所述第八晶体管的第一极与所述信号输出端耦接，所述第八晶体管的第二极与所述第二电平信号输出端耦接。


10.根据权利要求1所述的移位寄存器单元，其特征在于，所述反相器模块包括：
第二晶体管，所述第二晶体管的栅极与所述第一电平信号输入端耦接，所述第二晶体管的第一极与所述输入控制端耦接；
第三晶体管，所述第三晶体管的栅极与所述第一节点耦接，所述第三晶体管的第一极与所述第二晶体管的第二极耦接，所述第三晶体管的第二极与所述第二电平信号输入端耦接；
第四晶体管，所述第四晶体管的栅极与所述第二晶体管的第二极耦接，所述第四晶体管的第一极与所述第一电平信号输入端耦接，所述第四晶体管的第二极与所述第二节点耦接；
第五晶体管，所述第五晶体管的栅极与所述第一节点耦接，所述第五晶体管的第一极与所述第二节点耦接，所述第五晶体管的第二极与所述第二电平信号输入端耦接。


11.一种栅极驱动电路，其特征在于，包括多个如权利要求1～10中任一项所述的移位寄存器单元。


12.根据权利要求11所述的栅极驱动电路，其特征在于，多个所述移位寄存器单元级联，相...

【专利技术属性】
技术研发人员：袁志东，李永谦，袁粲，徐攀，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方卓印科技有限公司，
类型：发明
国别省市：北京;11