半导体器件及其制造方法技术

公开了一种半导体器件，其包括具有第一掺杂类型的多个第一半导体层(110)和与第一掺杂类型互补的第二掺杂类型的多个第二半导体层(120)的层堆叠体。半导体器件还包括：邻接多个第一半导体层(110)的第一半导体器件(M1)的第一半导体区(15)；第一半导体器件(M1)的至少一个第二半导体区(14)，其中至少一个第二半导体区(14)中的每个邻接多个第二半导体层(120)中的至少一个，并且与第一半导体区(15)间隔开；以及第三半导体层(130)，其邻接层堆叠体(110，120)以及第一半导体区(15)和至少一个第二半导体区(14)中的每个，其中第三半导体层(130)包括在第一方向(x)上布置在第一半导体区(15)和至少一个第二半导体区(14)之间的第一区域(131)。半导体器件还包括从第三半导体层(130)的第一表面(101)延伸到第一区域(131)中的第一或第二掺杂类型的第三半导体区(140，142)。

【技术实现步骤摘要】
半导体器件及其制造方法
本公开总体上涉及一种半导体器件，特别是一种具有晶体管装置的半导体器件。
技术介绍
通常，晶体管装置包括形成在半导体主体中的多个晶体管器件。例如，超结晶体管器件通常包括第一掺杂类型(导电类型)的至少一个漂移区和与第一掺杂类型互补的第二掺杂类型(导电类型)的补偿区。漂移区和补偿区被连接以使得在晶体管器件的导通状态(接通状态)下，电流可以在漂移区中流动，而在截止状态(关断状态)下，耗尽区在漂移区中扩展并且流过漂移区的电流被抑制。因此，包括多个超结晶体管器件的晶体管装置包括多个漂移区和补偿区。晶体管装置的漂移区和补偿区可以被实施为具有第一掺杂类型的多个第一半导体层和第二掺杂类型的多个第二半导体层的层堆叠体。例如由与晶体管器件相邻布置的模制材料感应出的界面电荷可能迁移到晶体管装置中，从而例如通过影响补偿和削弱器件的阻挡能力而不利地影响晶体管器件的功能。期望提供一种半导体器件，该半导体器件对界面电荷更具鲁棒性并且受界面电荷的影响较小，并且提供一种用于制造该半导体器件的快速且成本高效的方法。
技术实现思路
本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n层堆叠体，所述层堆叠体具有第一掺杂类型的多个第一半导体层(110)和与所述第一掺杂类型互补的第二掺杂类型的多个第二半导体层(120)；/n第一半导体器件(M1)的第一半导体区(15)，所述第一半导体区(15)邻接所述多个第一半导体层(110)；/n所述第一半导体器件(M1)的至少一个第二半导体区(14)，其中，所述至少一个第二半导体区(14)中的每个邻接所述多个第二半导体层(120)中的至少一个，并且与所述第一半导体区(15)间隔开；/n第三半导体层(130)，所述第三半导体层(130)邻接所述层堆叠体(110，120)以及所述第一半导体区(15)和所述至少一个第...

【技术特征摘要】
20190314 EP 19162743.91.一种半导体器件，包括：
层堆叠体，所述层堆叠体具有第一掺杂类型的多个第一半导体层(110)和与所述第一掺杂类型互补的第二掺杂类型的多个第二半导体层(120)；
第一半导体器件(M1)的第一半导体区(15)，所述第一半导体区(15)邻接所述多个第一半导体层(110)；
所述第一半导体器件(M1)的至少一个第二半导体区(14)，其中，所述至少一个第二半导体区(14)中的每个邻接所述多个第二半导体层(120)中的至少一个，并且与所述第一半导体区(15)间隔开；
第三半导体层(130)，所述第三半导体层(130)邻接所述层堆叠体(110，120)以及所述第一半导体区(15)和所述至少一个第二半导体区(14)中的每个，其中，所述第三半导体层(130)包括在第一方向(x)上布置在所述第一半导体区(15)和所述至少一个第二半导体区(14)之间的第一区域(131)；以及
所述第一掺杂类型或所述第二掺杂类型的第三半导体区(140，142)，所述第三半导体区(140，142)从所述第三半导体层(130)的第一表面(101)延伸到所述第一区域(131)中。


2.根据权利要求1所述的半导体器件，其中
所述第三半导体区(140)被布置为与所述至少一个第二半导体区(14)相邻，并且在所述第一方向(x)上从所述至少一个第二半导体区(14)朝向所述第一半导体区(15)延伸，或者
所述第三半导体区(142)被布置为与所述第一半导体区(15)相邻，并且在所述第一方向(x)上从所述第一半导体区(15)朝向所述至少一个第二半导体区(14)延伸。


3.根据权利要求1或2所述的半导体器件，还包括与所述第三半导体区(140)的掺杂类型互补的掺杂类型的第四半导体区(142)，所述第四半导体区(142)从所述第三半导体层(130)的所述第一表面(101)延伸到所述第一区域(131)中。


4.根据权利要求3所述的半导体器件，其中，
所述第三半导体区(140)被布置为与所述至少一个第二半导体区(14)相邻，并且在所述第一方向(x)上从所述至少一个第二半导体区(14)朝向所述第一半导体区(15)延伸，以及
所述第四半导体区(142)被布置为与所述第一半导体区(15)相邻，并且在所述第一方向(x)上从所述第一半导体区(15)朝向所述至少一个第二半导体区(14)延伸。


5.根据权利要求1至4中任一项所述的半导体器件，其中，所述第三半导体层(130)在垂直于所述第一方向(x)的垂直方向(z)上具有第一厚度(w131)，并且其中，所述第一厚度(w131)在4μm和24μm之间。


6.根据权利要求3和5所述的半导体器件，其中，在所述垂直方向(z)上所述第三半导体区(140)具有第二厚度(w140)，并且所述第四半导体区(142)具有第三厚度(w142)，其中，所述第二厚度(w140)和所述第三厚度(w142)均小于所述第一厚度(w131)。


7.根据权利要求3至6中任一项所述的半导体器件，其中，所述第四半导体区(142)在所述第一方向(x)上与所述第三半导体区(140)间隔开，并且其中，所述第三半导体区(140)和所述第四半导体区(142)之间在所述第一方向(x)上的距离(d1)处于第一半导体区(15)和所述至少一个第二半导体区(14)之间的距离(d2)的0％和50％之间。


8.根据权利要求3至7中任一项所述的半导体器件，其中
所述第三半导体区(140)的掺杂浓度等于所述多个第一半导体层(110)的掺杂浓度；并且
所述第四半导体区(142)的掺杂浓度等于所述多个第二半导体层(120)的掺杂浓度。


9.根据前述权利要求中任一项所述的半导体器件，其中，如下中的至少一项：
所述多个第一半导体层(110)的掺杂浓度选自1E13cm-3与1E18cm-3之间或1E14cm-3与5E17cm-3之间的范围；
所述多个第二半导体层(120)的掺杂浓度选自1E13cm-3与1E18c...

【专利技术属性】
技术研发人员：A·马哈茂德，R·魏斯，A·维尔梅罗特，
申请(专利权)人：英飞凌科技德累斯顿公司，
类型：发明
国别省市：德国;DE