【技术实现步骤摘要】
包括存储器单元和在存储器单元之间的屏蔽材料的集成组合件及其形成方法
包括存储器单元和在存储器单元之间的屏蔽材料的集成组合件(例如，存储器阵列)，以及形成集成组合件的方法。
技术介绍
存储器用于现代计算架构中以存储数据。一种类型的存储器为动态随机存取存储器(DRAM)。与替代类型的存储器相比，DRAM可提供结构简单、低成本且高速度的优点。DRAM可利用各自具有与一个晶体管组合的一个电容器的存储器单元(所谓的1T-1C存储器单元)，其中电容器与晶体管的源极/漏极区域耦合。常规DRAM可能遇到的一个问题为，存储器单元的操作可能会有问题地干扰一或多个邻近存储器单元，且可能最终导致数据丢失。将期望开发避免此类问题的布置，且开发制作此类布置的方法。
技术实现思路
本专利技术的一个实施例涉及一种存储器装置。所述存储器装置包括：埋置式字线；屏蔽板；存取装置，其包括第一扩散区域和第二扩散区域以及沟道区域，所述第一扩散区域和第二扩散区域以及所述沟道区域经垂直布置，以使得所述沟道区域在所述第一扩散区域与...
【技术保护点】
1.一种存储器装置，其包括：/n埋置式字线；/n屏蔽板；/n存取装置，其包括第一扩散区域和第二扩散区域以及沟道区域，所述第一扩散区域和第二扩散区域以及所述沟道区域经垂直布置，以使得所述沟道区域在所述第一扩散区域与所述第二扩散区域之间；且/n其中所述存取装置邻近所述字线和所述屏蔽板，以使得所述字线的一部分接近所述沟道区域的第一侧表面，其中在所述字线的所述部分与所述沟道区域的所述第一侧表面之间插入第一绝缘材料，且所述屏蔽板的一部分接近所述沟道区域的第二侧表面，其中在所述屏蔽板的所述部分与所述沟道区域的所述第二侧表面之间插入第二绝缘材料。/n
【技术特征摘要】
20190315 US 16/354,4501.一种存储器装置，其包括：
埋置式字线；
屏蔽板；
存取装置，其包括第一扩散区域和第二扩散区域以及沟道区域，所述第一扩散区域和第二扩散区域以及所述沟道区域经垂直布置，以使得所述沟道区域在所述第一扩散区域与所述第二扩散区域之间；且
其中所述存取装置邻近所述字线和所述屏蔽板，以使得所述字线的一部分接近所述沟道区域的第一侧表面，其中在所述字线的所述部分与所述沟道区域的所述第一侧表面之间插入第一绝缘材料，且所述屏蔽板的一部分接近所述沟道区域的第二侧表面，其中在所述屏蔽板的所述部分与所述沟道区域的所述第二侧表面之间插入第二绝缘材料。
2.根据权利要求1所述的存储器装置，其进一步包括：
位线，其与第一扩散区域电连接；及
存储元件，其与所述第二扩散区域电连接。
3.根据权利要求1所述的存储器装置，其中所述屏蔽板包括掺杂有杂质的多晶半导体材料。
4.根据权利要求3所述的存储器装置，其中所述第一扩散区域和所述第二扩散区域以及所述屏蔽板均为相同导电类型。
5.根据权利要求4所述的存储器装置，其中所述第一扩散区域和所述第二扩散区域为n型，且其中所述屏蔽板也为n型。
6.根据权利要求3所述的存储器装置，其中所述第一扩散区域和所述第二扩散区域为第一导电类型，且其中所述屏蔽板为与所述第一导电类型相反的第二导电类型。
7.根据权利要求6所述的存储器装置，其中所述第一扩散区域和所述第二扩散区域为n型，且其中所述屏蔽板为p型。
8.根据权利要求7所述的存储器装置，其中所述沟道区域在所述存取装置的主体区域内，且其中所述屏蔽板直接接触所述存取装置的所述主体区域。
9.根据权利要求1所述的存储器装置，其进一步包括：
位线，其与所述第一扩散区域耦合；
存储元件，其耦合到所述第二扩散区域；且
其中所述字线和所述位线中的每一个包括金属。
10.根据权利要求1所述的存储器装置，其中所述字线在第一方向上水平地延伸，且其中所述位线在与所述第一方向交叉的第二方向上水平地延伸。
11.根据权利要求1所述的存储器装置，其中所述屏蔽板与具有接地电压的参考源极耦合。
12.一种组合件，其包括：
垂直延伸半导体支柱行；所述半导体支柱中的每一个包括垂直安置在第一源极/漏极区域与第二源极/漏极区域之间的晶体管沟道区域；
字线，其沿着所述垂直延伸半导体支柱行延伸，且与所述半导体支柱的所述晶体管沟道区域邻近；所述字线具有第一侧表面和相对第二侧表面；所述半导体支柱经细分在沿着所述第一侧表面的第一组和沿着所述第二侧表面的第二组中；所述第一组的所述半导体支柱与所述第二组的所述半导体支柱沿着所述行交替；
栅极介电材料，其在所述第一组的所述半导体支柱的所述第一侧表面与所述晶体管沟道区域之间，且在所述第二组的所述半导体支柱的所述第二侧表面与所述晶体管沟道区域之间；
导电屏蔽材料，其在所述第一组的所述半导体支柱之间，且在所述第二组的所述半导体支柱之间；
位线，其与所述第一源极/漏极区域耦合；及
存储元件，其与所述第二源极/漏极区域耦合。
13.根据权利要求12所述的组合件，其中所述导电屏蔽材料包括金属。
14.根据权利要求12所述的组合件，其中所述导电屏蔽材料包括经导电掺杂的半导体材料。
15.根据权利要求12所述的组合件，其中所述导电屏蔽材料包括经导电掺杂的硅。
16.根据权利要求12所述的组合件，其中所述导电屏蔽材料与具有接地电压的参考源极耦合。
17.根据权利要求12所述的组合件，其中所述第一组的所述半导体支柱之间的所述导电屏蔽材料与所述第二组的所述半导体支柱之间的所述导电屏蔽材料通过在所述字线下方通过的所述导电屏蔽材料的区域耦合。
18.根据权利要求12所述的组合件，其中所述导电屏蔽材料并非全部在所述字线下方通过。
19.根据权利要求12所述的组合件，其中所述导电屏蔽材料通过具有与所述栅极介电材料相同的组合物的绝缘材料与所述字线间隔开。
20.根据权利要求12所述的组合件，其中所述存储元件为电容器。
21.根据权利要求12所述的组合件，其中所述第一源极/漏极区域和所述第二源极/漏极区域包括第一导电类型的第一半导体材料，且其中所述导电屏蔽材料包括所述第一导电类型的第二半导体材料。
22.根据权利要求21所述的组合件，其中所述第一半导体材料和所述第二半导体材料均包括硅。
23.根据权利要求21所述的组合件，其中所述第一半导体材料为单晶硅，且其中所述第二半导体材料为多晶硅。
24.根据权利要求12所述的组合件，其中所述第一源极/漏极区域和所述第二源极/漏极区域包括第一导电类型的第一半导体材料，且其中所述导电屏蔽材料包括与所述第一导电类型相反的第二导电类型的第二半导体材料。
25.根据权利要求24所述的组合件，其中所述晶体管沟道区域在所述半导体支柱的主体区域内，且其中所述导电屏蔽材料直接接触所述主体区域。
26.一种存储器阵列，其包括：
垂直延伸的半导体支柱；所述半导体支柱中的每一个包括垂直安置在第一源极/漏极区域与第二源极/漏极区域之间的晶体管沟道区域；所述半导体支柱经布置在所述存储器阵列的行和列中；所述行沿着行方向延伸，且所述列沿着列方向延伸；
字线，其沿着所述行方向延伸；所述字线邻近所述半导体支柱的所述晶体管沟道区域；所述存储器阵列的每一行包含沿着所述字线中的相关联者的多个所述半导体支柱；所述字线中的所述相关联者具有第一侧表面和相对第二侧表面；与所述字线中的所述者相关联的所述多个半导体支柱经细分在沿着所述第一侧表面的第一组和沿着所述第二侧表面的第二组中；所述第一组的所述半导体支柱通过所述第一侧表面与所述第一组的所述半导体支柱的所述晶体管沟道区域之间的栅极介电材料与所述字线中的所述相关联者间隔开；所述第二组的所述半导体支柱通过在所述第二侧表面与所述第二组的所述半导体支柱的所述晶体管通道区域之间的所述栅极介电材料与所述字线中的所述相关联者间隔开；
导电屏蔽材料，其在所述半导体支柱之间；
位线，其沿着所述列方向延伸，且与所述第一源极/漏极区域耦合；及
存储元件，其与所述第二源极/漏极区域耦合；所述存储元件中的每一个由所述字线中的一个结合所述位线中的一个唯一地寻址。
27.根据权利要求26所述的存储器阵列，其中沿着所述列方向的横截面穿过所述字线，穿过一系列所述第一半导体支柱以及穿过所述导电平板材料的一系列导电板；沿着所述横截面的所述字线使其第一侧表面沿着所述第一半导体支柱的所述沟道区域，且通过所述栅极介电材料与所述第一半导体支柱的沟道区域间隔开；且沿着所述横截面的所述字线使其第二侧表面通过所述栅极介电材料与所述导电板间隔开。
28.根据权利要求27所述的存储器阵列，其中所述导电板为沿着所述横截面的垂直支柱。
29.根据权利要求27所述的存储器阵列，其中所述导电板为沿着所述横截面的角板。
30.根据权利要求27所述的存储器阵列，其中所述导电屏蔽材料并非全部在所述字线下方通过。
31.根据权利要求30所述的存储器阵列，其中所述导电屏蔽材料的任何部分均不在所述字线下方。
32.根据权利要求30所述的存储器阵列，其中所述导电屏蔽材料的部分在所述字线下方。
33.根据权利要求26所述的存储器阵列，其在一层内；所述层在层的垂直堆叠布置内，且在所述垂直堆叠布置内的...
【专利技术属性】
技术研发人员：山·D·唐，祐川光成，山本裕介，C·J·卡瓦姆拉，竹谷博昭，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。