半导体元件及其制作方法技术

本发明专利技术公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为：首先形成一第一半导体层以及一绝缘层于一基底上，然后去除该绝缘层以及该第一半导体层以形成多个开口，形成一第二半导体层于该等开口内，再图案化该第二半导体层、该绝缘层以及该第一半导体层以形成多个鳍状结构。

【技术实现步骤摘要】
半导体元件及其制作方法
本专利技术涉及一种制作半导体元件的方法，尤其是涉及一种利用侧壁图案转移(sidewallimagetransfer,SIT)技术形成鳍状结构的方法。
技术介绍
随着半导体元件尺寸的缩小，维持小尺寸半导体元件的效能是目前业界的主要目标。然而，随着场效晶体管(fieldeffecttransistors,FETs)元件尺寸持续地缩小，平面式(planar)场效晶体管元件的发展已面临制作工艺上的极限。非平面(non-planar)式场效晶体管元件，例如鳍状场效晶体管(finfieldeffecttransistor,FinFET)元件，具有立体结构可增加与栅极之间接触面积，进而提升栅极对于通道区域的控制，俨然已取代平面式场效晶体管成为目前的主流发展趋势。现有鳍状场效晶体管的制作工艺是先将鳍状结构形成于基底上，再将栅极形成于鳍状结构上。鳍状结构一般为蚀刻基底所形成的条状鳍片，但在尺寸微缩的要求下，各鳍片宽度渐窄，而鳍片之间的间距也渐缩小。因此，其制作工艺也面临许多限制与挑战，例如现有掩模及光刻蚀刻技术受限于微小尺寸的限制，无法准确定义鳍状结构的位置而造成鳍片倒塌，或是无法准确控制蚀刻时间而导致过度蚀刻等问题，连带影响鳍状结构的作用效能。
技术实现思路
本专利技术一实施例公开一种制作半导体元件的方法。首先形成一第一半导体层以及一绝缘层于一基底上，然后去除该绝缘层以及该第一半导体层以形成多个开口，形成一第二半导体层于该等开口内，再图案化该第二半导体层、该绝缘层以及该第一半导体层以形成多个鳍状结构。本专利技术另一实施例公开一种半导体元件，其主要包含一鳍状结构设于一基底上，其中该鳍状结构又包含一第一半导体层设于该基底上、一第二半导体层设于该第一半导体层上、一绝缘层设于该第二半导体层上以及一第三半导体层设于该绝缘层上。附图说明图1至图10为本专利技术一实施例制作一半导体元件的方法示意图。主要元件符号说明12基底14半导体层16绝缘层18图案化掩模20开口22半导体层24硬掩模26硬掩模28轴心体30间隙壁32鳍状结构34突块36绝缘层38离子注入制作工艺40浅沟隔离42栅极介电层44栅极电极46半导体层具体实施方式请参照图1至图10，图1至图10为本专利技术一实施例制作一半导体元件的方法示意图。如图1所示，首先提供一基底12，例如一半导体基底，其中本实施例的基底12优选由III-V族半导体材料所构成，或更具体而言由块状氮化镓(galliumnitride,GaN)所构成。然后依序形成一半导体层14以及一绝缘层16于基底12表面，再形成一图案化掩模18，例如图案化光致抗蚀剂于绝缘层16上，其中图案化掩模18包含多个开口20暴露出部分绝缘层16表面。在本实施例中，半导体层14优选由III-V族半导体材料所构成，其中半导体层14优选与基底12包含不同材料，例如本实施例的半导体层14优选由氮化铝镓(aluminumgalliumnitride,AlGaN)，而绝缘层16则优选由金属氧化物或更举体而言氧化铝(aluminumoxide,Al2O3)所构成。然后如图1至图2所示，以图案化掩模18为掩模进行一蚀刻制作工艺去除部分绝缘层16及部分半导体层14并暴露出基底12表面以形成图案化的绝缘层16及图案化的半导体层14于基底12上，其中本实施例的蚀刻制作工艺虽优选不去除任何基底12使基底12上表面优选切齐半导体层14底部，但依据本专利技术其他实施例又可于去除部分绝缘层16及部分半导体层14后再去除部分基底12使其上表面略低于半导体层14底部，此变化型也属本专利技术所涵盖的范围。随后拔除图案化掩模18并暴露出图案化的绝缘层16顶部，其中图案化的绝缘层16及图案化的半导体层14间优选包含多个由上述图案化掩模18转移的开口20。如图3所示，接着进行一成长制作工艺形成另一半导体层22填满开口20并向上延伸覆盖绝缘层16顶部。需注意的是，由于成长完的半导体层22顶部优选为不平坦状态，本实施例优选接着进行一平坦化制作工艺，例如利用化学机械研磨(chemicalmechanicalpolishing,CMP)制作工艺去除部分半导体层22使剩余的半导体层22顶部成为一平坦表面。在本实施例中，半导体层22较佳由III-V族半导体材料所构成且半导体层22与半导体层14优选包含不同材料但优选与基底12包含相同材料，例如本实施例的基底12及半导体层22均优选包含氮化镓。然后如图4所示，先依序形成硬掩模24以及硬掩模26于半导体层22表面，再形成多个轴心体(mandrel)28于硬掩模26上。在本实施例中，硬掩模24及硬掩模26优选包含不同材料且两者均可选自由氧化硅、氮化硅、氮氧化硅及氮碳化硅所构成的群组。此外制作轴心体28的方式可先全面性形成至少一材料层(图未示)于硬掩模26表面，然后进行一图案转移制作工艺，例如利用蚀刻去除部分材料层，以形成多个图案化材料层作为轴心体28。其中轴心体28可选自由非晶硅(amorphoussilicon)、多晶硅(polysilicon)、氧化硅以及氮化硅所构成的群组，但并不局限于此。另外在本实施例中，各轴心体28优选具有相同宽度，且各轴心体28之间优选具有相同间距与线宽。如图5所示，随后形成一遮盖层(图未示)并覆盖轴心体28及硬掩模26表面，再利用回蚀刻去除部分遮盖层以形成间隙壁30于各轴心体28旁。在本实施例中间隙壁30可选自由氧化硅、氮化硅、氮氧化硅以及氮碳化硅所构成的群组，但不局限于此。另外需注意的是，考虑后续以图案转移制作工艺形成鳍状结构时半导体层22侧壁需切齐下方的绝缘层16与半导体层14侧壁，本阶段所形成的轴心体28及间隙壁30的宽度总和优选等于图案化的绝缘层16以及/或图案化的半导体层14的宽度。换句话说，在本阶段设于轴心体28两侧的间隙壁30侧壁优选切齐下方绝缘层16及半导体层14的左右侧壁。如图6所示，然后利用蚀刻去除各轴心体28，使硬掩模26上仅留下间隙壁30。如图7所示，接着将间隙壁30的图案转移至下方的堆叠材料层中，例如可利用间隙壁30为掩模进行一蚀刻制作工艺，依序去除未被间隙壁30所遮蔽的硬掩模26、硬掩模24、半导体层22、绝缘层16、半导体层14甚至部分基底12，以于基底12上形成多个鳍状结构32，之后再去除间隙壁30。需注意的是，本阶段所形成的鳍状结构32若以上视角度来看仍优选呈现环状于基底12上。之后如图8所示，进行一鳍状结构切割(fincut)制作工艺，例如可利用图案化掩模(图未示)进行一图案转移制作工艺，以蚀刻方式将原本为环形的鳍状结构32分隔为彼此不相接触的条状图案。由于鳍状结构切割制作工艺无法精准将部分原本设于基底12上的鳍状结构32完全去除，因此在鳍状结构切割制作工艺后基底12上可能残留部分未切割完全的突块34。然后如图9所示，先形成一由氧化硅所构成的绝缘层36于鳍状结构32上并完全覆盖基底12、突块34本文档来自技高网...

【技术保护点】
1.一种制作半导体元件的方法，其特征在于，包含：/n形成第一半导体层以及绝缘层于基底上；/n去除该绝缘层以及该第一半导体层以形成多个开口；/n形成第二半导体层于该多个开口内；以及/n图案化该第二半导体层、该绝缘层以及该第一半导体层以形成多个鳍状结构。/n

【技术特征摘要】
1.一种制作半导体元件的方法，其特征在于，包含：
形成第一半导体层以及绝缘层于基底上；
去除该绝缘层以及该第一半导体层以形成多个开口；
形成第二半导体层于该多个开口内；以及
图案化该第二半导体层、该绝缘层以及该第一半导体层以形成多个鳍状结构。


2.如权利要求1所述的方法，另包含：
去除该绝缘层以及该第一半导体层以形成图案化的绝缘层、图案化的第一半导体层以及该多个开口；
形成该第二半导体层于该多个开口内并设于该图案化的绝缘层上；
平坦化该第二半导体层；
形成轴心体于该第二半导体层上；
形成间隙壁于该轴心体旁；
去除该轴心体；以及
利用该间隙壁图案化该第二半导体层、该绝缘层、该第一半导体层以及该基底以形成该多个鳍状结构。


3.如权利要求2所述的方法，另包含：
形成第一硬掩模以及第二硬掩模于该第二半导体层上；
形成该轴心体于该第二硬掩模上；以及
利用该间隙壁图案化该第二硬掩模、该第一硬掩模、该第二半导体层、该绝缘层、该第一半导体层以及该基底以形成该多个鳍状结构。


4.如权利要求2所述的方法，其中该轴心体以及该间隙壁的宽度总和等于该图案化的绝缘层的宽度。


5.如权利要求1所述的方法，其中该基底以及该第二半导体层包含相同材料。


6.如权利要求5所述的方法，其中该基底以及该第二半导体层包含氮化镓。


7.如权利要求1所述的方法，其中该第一半导体层以及该第二半导体层包含不同材料。


8.如权...

【专利技术属性】
技术研发人员：陈金宏，傅思逸，许智凯，许嘉榕，林毓翔，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾;71