半导体器件及其制造方法技术

提供了一种半导体器件及其制造方法。半导体器件包括：具有第一有源区和第二有源区的衬底；分别在第一有源区和第二有源区上的第一有源图案和第二有源图案；分别延伸跨过第一有源图案和第二有源图案的第一栅电极和第二栅电极；以及在第一有源图案和第一栅电极之间以及在第二有源图案和第二栅电极之间的高k电介质层。第一栅电极包括功函数金属图案和电极图案。第二栅电极包括第一功函数金属图案、第二功函数金属图案和电极图案。第一功函数金属图案包含与高k电介质层的杂质相同的杂质。第二栅电极的第一功函数金属图案的杂质浓度大于第一栅电极的功函数金属图案的杂质浓度。

【技术实现步骤摘要】
半导体器件及其制造方法相关申请的交叉引用本申请要求于2019年3月8日在韩国知识产权局递交的韩国专利申请No.10-2019-0027042的优先权，其全部内容通过引用合并于此。
本公开涉及半导体器件，更具体地，涉及包括场效应晶体管的半导体器件及其制造方法。
技术介绍
半导体器件包括由金属氧化物半导体场效应晶体管(MOSFET)构成的集成电路。随着半导体器件的尺寸和设计规则逐渐减小，MOSFET的尺寸也逐渐缩小。MOSFET的缩小可能会使半导体器件的工作特性劣化。因此，已经进行了各种研究以制造具有优异性能的半导体器件，同时克服由于半导体器件的高度集成而导致的限制。
技术实现思路
本公开的一些示例实施例提供了一种具有改进电特性的半导体器件。根据本公开的一些示例实施例，一种半导体器件可以包括：具有第一有源区和第二有源区的衬底；分别在第一有源区和第二有源区上的第一有源图案和第二有源图案；分别延伸跨过第一有源图案和第二有源图案的第一栅电极和第二栅电极；以及在第一有源图案和第一栅电极之间以及在第二有源图案和第二本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n具有第一有源区和第二有源区的衬底；/n分别在所述第一有源区和所述第二有源区上的第一有源图案和第二有源图案；/n分别延伸跨过所述第一有源图案和所述第二有源图案的第一栅电极和第二栅电极；以及/n在所述第一有源图案和所述第一栅电极之间以及在所述第二有源图案和所述第二栅电极之间的高k电介质层，其中：/n所述第一栅电极包括：/n所述高k电介质层上的功函数金属图案；以及/n所述功函数金属图案上的电极图案，/n所述第二栅电极包括：/n所述高k电介质层上的第一功函数金属图案；/n所述第一功函数金属图案上的第二功函数金属图案；以及/n所述第二功函数金属图案上的电极图案，/n所述第一...

【技术特征摘要】
20190308 KR 10-2019-00270421.一种半导体器件，包括：
具有第一有源区和第二有源区的衬底；
分别在所述第一有源区和所述第二有源区上的第一有源图案和第二有源图案；
分别延伸跨过所述第一有源图案和所述第二有源图案的第一栅电极和第二栅电极；以及
在所述第一有源图案和所述第一栅电极之间以及在所述第二有源图案和所述第二栅电极之间的高k电介质层，其中：
所述第一栅电极包括：
所述高k电介质层上的功函数金属图案；以及
所述功函数金属图案上的电极图案，
所述第二栅电极包括：
所述高k电介质层上的第一功函数金属图案；
所述第一功函数金属图案上的第二功函数金属图案；以及
所述第二功函数金属图案上的电极图案，
所述第一功函数金属图案包含与所述高k电介质层的杂质相同的杂质，以及
所述第二栅电极的第一功函数金属图案的杂质浓度大于所述第一栅电极的功函数金属图案的杂质浓度。


2.根据权利要求1所述的半导体器件，其中，所述第一有源区上的晶体管的阈值电压与所述第二有源区上的晶体管的阈值电压不同。


3.根据权利要求1所述的半导体器件，其中，所述第一功函数金属图案的杂质浓度大于所述高k电介质层的杂质浓度。


4.根据权利要求1所述的半导体器件，其中，所述杂质选自由氮N、氟F、磷P、硼B及其组合所构成的组中。


5.根据权利要求1所述的半导体器件，其中，
所述第一栅电极的功函数金属图案包括金属氮化物层、掺杂有铝或硅的金属氮化物层以及金属氧化物层中的一种或多种，
所述第二栅电极的第一功函数金属图案和第二功函数金属图案中的每个功函数金属图案包括金属氮化物层、掺杂有铝或硅的金属氮化物层以及金属氧化物层中的一种或多种，以及
所述第二栅电极的第二功函数金属图案包括与所述第一栅电极的功函数金属图案的材料相同的材料。


6.根据权利要求1所述的半导体器件，其中，所述第一栅电极的功函数金属图案的厚度与所述第二栅电极的第二功函数金属图案的厚度基本相同。


7.根据权利要求1所述的半导体器件，还包括：
所述衬底上限定所述第一有源图案和所述第二有源图案的器件隔离层，其中
所述第一有源图案和所述第二有源图案中的每个有源图案的沟道区竖直突出于所述器件隔离层。


8.根据权利要求7所述的半导体器件，其中，
所述高k电介质层包括：
所述沟道区的侧壁上的第一部分；以及
所述沟道区的顶表面上的第二部分，以及
所述第一部分的杂质浓度与所述第二部分的杂质浓度基本相同。


9.根据权利要求1所述的半导体器件，还包括：
竖直堆叠在所述第一有源图案和所述第二有源图案中的每个有源图案上的多个半导体图案，其中：
所述半导体图案在竖直方向上彼此间隔开，
所述高k电介质层和所述第一栅电极填充所述第一有源图案上的所述半导体图案之间的第一空间，以及
所述高k电介质层和所述第二栅电极填充所述第二有源图案上的所述半导体图案之间的第二空间。


10.根据权利要求9所述的半导体器件，其中，所述高k电介质层和所述第一栅电极的功函数金属图案均部分地填充所述第一空间。


11.一种半导体器件，包括：
衬底；
所述衬底上限定有源图案的器件隔离层，所述有源图案的沟道区竖直突出于所述器件隔离层；
延伸跨过所述沟道区的栅电极；以及
所述沟道区和所述栅电极之间的高k电介质层，其中：
所述栅电极包括：
所述高k电介...

【专利技术属性】
技术研发人员：李炳训，朴钟昊，金完敦，玄尚镇，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR