鳍式晶体管结构制造技术

本发明专利技术公开了一种鳍式晶体管结构，包括：一半导体衬底，所述半导体衬底上形成有栅极结构；侧墙，形成在所述栅极结构两侧；顶部界面层，形成在所述栅极结构顶部；接触刻蚀停止层，设置在所述硅衬底及栅极结构上；应力层，设置在所述接触刻蚀停止层上。本发明专利技术用于为器件的沟道区提供拉应力，提高了电子迁移率，从而提升了电子器件的性能。

【技术实现步骤摘要】
鳍式晶体管结构
本专利技术涉及一种半导体集成电路制造领域，特别是一种式晶体管结构及制造方法。
技术介绍
半导体集成电路(IC)工业已经经历了快速增长。IC设计和材料中的技术进步已经产生了几代IC，其中每一代具有比前一代更小和更复杂的电路。在IC发展的过程中，功能密度通常增加，而几何尺寸减小。晶体管是电路元件或元件，其通常形成为半导体制造的一部分。场效应晶体管(FET)是晶体管的一种类型。典型地，晶体管包括在源极区和漏极区之间形成的栅极堆叠。具有鳍状有源区的三维晶体管通常需要随着晶体管的缩放减小而增强器件性能。在鳍有源区上形成的三维FET也称为FinFET。FinFET被设计成具有窄的宽度，用于短沟道控制和减小栅极长度，以满足期望的缩放。提供足够性能的这种FinFET的制造，例如负电容器件的实现，变得越来越具有挑战性。同时，对于FinFET,目前的工艺中，在半导体集成电路各个技术节点，接触孔(CT)技术都是具有挑战性的难点，它是连接前段器件和后段金属连线的关键步骤。他既需要类似后段连线的低阻值，又要保证和前段器件的良好连接，既不能刻蚀不够造成断路，同时要控制金属硅化物如NiSi的损耗(loss)量，以防止金属硅化物被刻穿(ETCHthrough)并从而造成阻值变大甚至结(Junction)漏电；在45nm技术节点以下的工艺中金属硅化物通常采用NiSi。为了解决该问题，CT工艺环(loop)中现有成熟工艺都会使用接触刻蚀停止层(ContactETCHStopLayer，CESL)作为过渡层。>但是，对于目前的器件，在沟道区的应力不足，使得电子迁移率不够，影响了电子器件的性能。
技术实现思路
本专利技术要解决的技术问题是解决器件在沟道区的应力不足，使得电子迁移率不够的问题。为了解决上述技术问题，本专利技术公开了一种鳍式晶体管结构，包括：一半导体衬底，所述半导体衬底上形成有栅极结构；侧墙，形成在所述栅极结构两侧；顶部界面层，形成在所述栅极结构顶部；接触刻蚀停止层，设置在所述硅衬底及栅极结构上；应力层，设置在所述接触刻蚀停止层上。优选地，所述栅极结构包括栅介质层和金属栅层。优选地，所述栅介质层为高介电常数栅极绝缘体层。优选地，所述金属栅极包括一个或多个功函数层。优选地，所述栅极结构之间还形成有层间膜。本专利技术用于为器件的沟道区提供拉应力，提高了电子迁移率，从而提升了电子器件的性能。附图说明图1为本专利技术的鳍式晶体管结构的结构示意图。附图标记说明1半导体衬底2侧墙3顶部界面层4接触刻蚀停止层5应力层6栅极结构61栅介质层62金属栅层621第一金属层622第二金属层623第三金属层624第四金属层625第五金属层63覆盖层具体实施方式下面将结合附图，对本专利技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本专利技术保护的范围。如图1所示本实施例公开了一种鳍式晶体管结构，包括一半导体衬底1，所述半导体衬底1上形成有栅极结构6。侧墙2，形成在所述栅极结构两侧；顶部界面层3，形成在所述栅极结构顶部；接触刻蚀停止层4，设置在所述硅衬底及栅极结构上；应力层5，设置在所述接触刻蚀停止层上。半导体衬底1可以是硅、锗、碳化硅，砷化镓，磷化镓，磷化铟，砷化铟和/或锑化铟的化合物半导体或其组合。衬底1可以包括埋入层，和/或在其上部生长的外延半导体层。衬底1根据所需器件的性质，也可以包括掺杂区，例如N阱和P阱。掺杂衬底1可以通过离子注入工艺，扩散工艺，原位掺杂工艺或其组合来实现。所述应力层5为基于氧化物材料的应力层。优选地，所述应力层的材料为ZnS-SiO2。设置该应力层可以为器件的沟道区提供拉应力，提高了电子迁移率，从而提升了电子器件的性能。所述栅极结构6包括栅介质层61和金属栅层。所述栅介质层61为高介电常数栅极绝缘体层。一覆盖层63设置于栅介质层61以及多个金属栅层之间，如图所示，形成有第一金属层621，第二金属层622、第三金属层623、第四金属层624共同形成栅电极。可以一种或多种沉积方法以形成U形栅介质层61，覆盖层63，和金属层62。所述金属栅层为可以是功函数金属(WFM)层。根据所需器件(PMOS或NMOS)的类型，功函数金属层可以是p型或n型功函数层。P型功函数金属层包括具有足够大的有效功函数的金属，并且可以包括以下的一种或多种:氮化钛(TiN)氮化钽(TaN)和氮化钨(WN)，其它合适的金属，或其组合。N型功函数金属层层包括具有足够低的有效功函数的金属，并且可以包括以下的一个或多个:钽(Ta)，铝化钛(TiAl)，氮化钛铝(TiAlN)，碳化钽(TaC)，碳化钽(TaCN)，氮化钽硅(TaSiN)，氮化钛硅(TiSiN)，其它合适的金属，或它们的组合。同时，第一金属层621，第二金属层622、第三金属层623、第四金属层624可以是相同类型的四个不同的功函数金属层(N型或P型)。或者，第一金属层621，第二金属层622、第三金属层623可以是三个不同的功函数金属层，而第四金属层624可以是体导电层。在一些实施例中，栅极电极可以包括附加的功函数金属层和体导电层。顶部界面层3形成在所述栅极结构顶部。可以通过ALD沉积工艺，使得顶部界面层3选择性地形成在栅电极的上表面上，并与栅电极的上表面自对准。接触刻蚀停止层4设置在所述硅衬底及栅极结构上，接触刻蚀停止层4通常采用氮化硅(SiN)组成。所述栅极结构之间还形成有层间膜7。可以使用沉积工艺，例如旋涂，CVD工艺来形成层间膜7。层间膜7通常采用氧化层(oxide)组成。以上通过具体实施例对本专利技术进行了详细的说明，该实施例仅仅是本专利技术的较佳实施例，本专利技术并不限于上文讨论的实施方式。基于本专利技术启示的显而易见的变换或替代也应当被认为落入本专利技术的技术范畴内。以上的具体实施方式用来揭示本专利技术的最佳实施方法，以使得本领域的普通技术人员能够应用本专利技术的多种实施方式以及多种替代方式来达到本专利技术的目的。本文档来自技高网...

【技术保护点】
1.一种鳍式晶体管结构，其特征在于，包括：/n一半导体衬底，所述半导体衬底上形成有栅极结构；/n侧墙，形成在所述栅极结构两侧；/n顶部界面层，形成在所述栅极结构顶部；/n接触刻蚀停止层，设置在所述硅衬底及栅极结构上；/n应力层，设置在所述接触刻蚀停止层上。/n

【技术特征摘要】
1.一种鳍式晶体管结构，其特征在于，包括：
一半导体衬底，所述半导体衬底上形成有栅极结构；
侧墙，形成在所述栅极结构两侧；
顶部界面层，形成在所述栅极结构顶部；
接触刻蚀停止层，设置在所述硅衬底及栅极结构上；
应力层，设置在所述接触刻蚀停止层上。


2.如权利要求1所述的鳍式晶体管结构，其特征在于，所述栅...

【专利技术属性】
技术研发人员：郑智仁，翁文寅，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海;31