半导体结构及其形成方法技术

本发明专利技术提供了一种半导体结构及其形成方法。通过使栅极结构侧边的衬底呈现为台阶状，从而使得金属硅化物层能够形成在源漏区其位于最低台阶的台面上，进而能够将金属硅化物层内陷在衬底的较深位置中，增加了金属硅化物层和栅极结构之间的距离。如此，即可有效改善在金属硅化物层的制备过程中以及金属硅化物层制备完成后出现的金属扩散至栅极结构的问题。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体
，特别涉及一种半导体结构及其形成方法。
技术介绍
晶体管器件作为半导体集成电路中的主要器件，被广泛应用于存储器、逻辑电路中等。具体参考图1所示，晶体管一般包括形成在衬底10表面上的栅极结构20和形成在衬底10中且位于栅极结构20侧边的源漏区30，其中，所述源漏区30通常还需要通过接触插塞50实现电性引出，即所述接触插塞50的底部延伸至衬底10以和所述源漏区30电性连接。现有技术中，为了降低接触插塞50和源漏区30之间的接触电阻，一般还会在源漏区30的接触面上形成金属硅化物层40，进而使得接触插塞50能够通过所述金属硅化物层40与所述源漏区30电性连接。然而，现有的半导体结构中，常常会发生金属硅化物层40中的金属扩散至其侧边的栅极结构20，从而会对半导体结构造成影响。
技术实现思路
本专利技术的目的在于提供一种半导体结构，以解决金属硅化物层中的金属容易扩散至栅极结构的问题。为解决上述技术问题，本专利技术提供一种半导体结构，包括：衬底；栅极结构，形成在所述衬底上，并且位于所述栅极结构侧边的至少部分衬底以远离所述栅极结构的方向呈台阶状依次内陷，以构成台阶部；源漏区，形成在所述栅极结构侧边的衬底中，并且所述源漏区中对应于所述台阶部的顶表面以远离所述栅极结构的方向呈梯度降低；金属硅化物层，形成在所述源漏区位于最低台阶的表面上，并扩展至所述源漏区中；以及，接触插塞，形成在所述栅极结构的侧边，并且所述接触插塞的底部延伸至所述金属硅化物层。可选的，所述台阶部具有N级台阶，N为大于等于2的正整数，其中所述N级台阶的第1级台阶的台面低于栅极结构正下方的衬底表面，以及第1级台阶至第N级台阶的台面往远离栅极结构的方向高度依次降低。可选的，所述半导体结构还包括至少N-1层隔离侧墙，所述至少N-1层隔离侧墙分别位于所述台阶部的第1级台阶至第N-1级台阶的台面上，其中部分台阶上的隔离侧墙远离栅极结构的侧壁和其下方的台阶的边界对齐。可选的，所述台阶部的包括第一台阶和第二台阶，所述第二台阶的台面低于所述第一台阶的台面；以及，所述半导体结构还包括第一隔离侧墙和第二隔离侧墙，所述第一隔离侧墙和所述第二隔离侧墙依次覆盖所述栅极结构的侧壁；其中，所述第一隔离侧墙位于第一台阶的台面上，并且所述第一隔离侧墙远离所述栅极结构的侧壁和所述第一台阶的边界对齐，所述第二隔离侧墙形成在第二台阶的台面上，并且所述第二隔离侧墙远离所述栅极结构的侧壁和所述第二台阶的边界对齐。可选的，所述源漏区包括第一掺杂区和第二掺杂区，其中所述第一掺杂区从所述栅极结构的下方扩展至所述第二隔离侧墙的下方，所述第二掺杂区连接所述第一掺杂区并从所述第二隔离侧墙的下方往远离所述栅极结构的方向扩展。可选的，所述台阶部还具有第三台阶和第四台阶，所述第三台阶的台面低于所述第二台阶的台面，所述第四台阶的台面低于所述第三台阶的台面；以及，所述第三台阶上形成有至少一层隔离侧墙，所述接触插塞位于所述至少一层隔离侧墙远离栅极结构的一侧，并且所述接触插塞的部分侧壁和所述至少一层隔离侧墙中的最外层隔离侧墙的侧壁邻接，所述接触插塞的底部延伸至所述第四台阶。可选的，所述第四台阶的中心和所述第二掺杂区的中心对齐。可选的，所述接触插塞的顶部宽度尺寸大于所述接触插塞的底部宽度尺寸，以及所述金属硅化物层的横向宽度尺寸大于所述接触插塞的底部宽度尺寸并小于所述接触插塞的顶部宽度尺寸。本专利技术的又一目的在于提供一种半导体结构的形成方法，包括：提供一衬底，并形成栅极结构在所述衬底上；形成源漏区在所述栅极结构的侧边，以及依次刻蚀所述衬底，以使所述衬底位于所述栅极结构侧边的部分以远离所述栅极结构的方向呈台阶状依次内陷，以构成台阶部，其中所述源漏区中对应于所述台阶部的顶表面以远离所述栅极结构的方向呈梯度降低；形成金属硅化物层在所述源漏区位于最低台阶的表面上，并且所述金属硅化物层还扩展至所述源漏区中；以及，形成接触插塞在所述栅极结构的侧边，所述接触插塞的底部延伸至所述金属硅化物层。可选的，所述形成方法还包括形成至少两层隔离侧墙在所述栅极结构的侧壁上，以及在形成所述至少两层隔离侧墙中的部分隔离侧墙之后，以所述部分隔离侧墙为掩膜刻蚀所述衬底，使所述衬底的顶表面下沉以构成所述台阶部。可选的，依次刻蚀所述衬底，以形成具有N级台阶的台阶部；其中，所述N级台阶的台阶部的形成方法包括：形成N-2层隔离侧墙，并在形成每一隔离侧墙之后刻蚀所述衬底，以使所述衬底的表面依次下沉，以形成第1级台阶至第N-2级台阶，所述N-2层隔离侧墙分别位于第1级台阶至第N-2级台阶的台面上；以第N-2层隔离侧墙为掩模刻蚀第N-2级台阶以使部分衬底下沉，以形成第N-1级台阶；形成介质层在所述衬底上，所述介质层包覆所述隔离侧墙的外围并覆盖所述源漏区；以及，刻蚀所述介质层至所述衬底，以暴露出所述衬底的第N-1级台阶，以及进一步刻蚀所述第N-1级台阶的台面以使台面下沉以形成接触窗，所述接触窗的底表面低于所述第N-1级台阶的台面，并构成所述台阶部的第N级台阶。在本专利技术提供的半导体结构中，由于栅极结构侧边的衬底表面呈台阶状而具有台阶部，以及源漏区至少部分对应在所述台阶部，基于此，再将金属硅化物层形成在源漏区对应在最低台阶的表面上，此时，即相应的使得所述金属硅化物层形成在衬底的较深位置中，有效增加了金属硅化物层和栅极结构之间的距离，从而可以有效改善在制备金属硅化物层的过程中以及形成金属硅化物层之后出现的金属扩散至栅极结构的问题。有利于提高所形成的半导体结构的器件性能。附图说明图1是现有的一种半导体结构的示意图；图2a为本专利技术一实施例中的一种半导体结构的示意图；图2b为本专利技术一实施例中的一种半导体结构主要示意出衬底的结构示意图；图3为本专利技术一实施例中的另一种半导体结构的示意图；图4为本专利技术一实施例中的半导体结构的形成方法的流程示意图；图5a～图5j为本专利技术一实施例中的半导体结构的形成方法在其制备过程中的结构示意图。其中，附图标记如下：10/100-衬底；100a-第一表面；100b-第二表面；110-台阶部；110a-第一台阶；110b-第二台阶；110c-第三台阶；110d-第四台阶；20/200-栅极结构；210-栅极氧化层；220-第一栅极导电层；230-第二栅极导电层；240-第三栅极导电层；250-栅极遮蔽层；30/300-源漏区；310-第一掺杂区；320-第二掺杂区；40/400-金属硅化物层；50/500-接触插塞；500a-接触窗；510-第一导电层；520-第二导电层；610-第一隔离本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：/n衬底；/n栅极结构，形成在所述衬底上，并且位于所述栅极结构侧边的至少部分衬底以远离所述栅极结构的方向呈台阶状依次内陷，以构成台阶部；/n源漏区，形成在所述栅极结构侧边的衬底中，并且所述源漏区中对应于所述台阶部的顶表面以远离所述栅极结构的方向呈梯度降低；/n金属硅化物层，形成在所述源漏区位于最低台阶的表面上，并扩展至所述源漏区中；以及，/n接触插塞，形成在所述栅极结构的侧边，并且所述接触插塞的底部延伸至所述金属硅化物层。/n

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
衬底；
栅极结构，形成在所述衬底上，并且位于所述栅极结构侧边的至少部分衬底以远离所述栅极结构的方向呈台阶状依次内陷，以构成台阶部；
源漏区，形成在所述栅极结构侧边的衬底中，并且所述源漏区中对应于所述台阶部的顶表面以远离所述栅极结构的方向呈梯度降低；
金属硅化物层，形成在所述源漏区位于最低台阶的表面上，并扩展至所述源漏区中；以及，
接触插塞，形成在所述栅极结构的侧边，并且所述接触插塞的底部延伸至所述金属硅化物层。


2.如权利要求1所述的半导体结构，其特征在于，所述台阶部具有N级台阶，N为大于等于2的正整数，其中所述N级台阶中的第1级台阶的台面低于栅极结构正下方的衬底表面，以及第1级台阶至第N级台阶的台面往远离栅极结构的方向高度依次降低。


3.如权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括至少N-1层隔离侧墙，所述至少N-1层隔离侧墙分别位于所述台阶部的第1级台阶至第N-1级台阶的台面上，其中部分台阶上的隔离侧墙远离栅极结构的侧壁和其下方的台阶的边界对齐。


4.如权利要求1所述的半导体结构，其特征在于，所述台阶部的包括第一台阶和第二台阶，所述第二台阶的台面低于所述第一台阶的台面；以及，所述半导体结构还包括第一隔离侧墙和第二隔离侧墙，所述第一隔离侧墙和所述第二隔离侧墙依次覆盖所述栅极结构的侧壁；
其中，所述第一隔离侧墙位于第一台阶的台面上，并且所述第一隔离侧墙远离所述栅极结构的侧壁和所述第一台阶的边界对齐，所述第二隔离侧墙形成在第二台阶的台面上，并且所述第二隔离侧墙远离所述栅极结构的侧壁和所述第二台阶的边界对齐。


5.如权利要求4所述的半导体结构，其特征在于，所述源漏区包括第一掺杂区和第二掺杂区，其中所述第一掺杂区从所述栅极结构的下方扩展至所述第二隔离侧墙的下方，所述第二掺杂区连接所述第一掺杂区并从所述第二隔离侧墙的下方往远离所述栅极结构的方向扩展。


6.如权利要求5所述的半导体结构，其特征在于，所述台阶部还具有第三台阶和第四台阶，所述第三台阶的台面低于所述第二台阶的台面，所述第四台阶的台面低于所述第三台阶的台面；
以及，所述第三台阶上形成有至少一层隔离侧墙，所述接触插塞位于所述至少一层隔离侧墙远离栅极结构的一侧，并且所述接触插塞的部分侧壁和所述至少一层隔离侧墙中的最外层隔离侧墙的侧壁邻接，所述接触插塞的底部延伸至所述第四台阶。

【专利技术属性】
技术研发人员：颜逸飞，朱家仪，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：发明
国别省市：福建;35