半导体装置及其制造方法制造方法及图纸

本发明专利技术提出一种半导体装置及其制造方法，其包含电荷吸收结构，设置于基底上方；绝缘层，设置于电荷吸收结构上方；半导体层，设置于绝缘层上方；多个第一掺杂区和多个第二掺杂区，设置于半导体层中，其中这些第一掺杂区与这些第二掺杂区沿着第一方向延伸且沿着第二方向交错排列，其中第二方向与第一方向不同，且这些第一掺杂区与这些第二掺杂区具有不同的导电类型；源极和漏极，分别设置于交错排列的这些第一掺杂区与这些第二掺杂区的两侧且沿着第二方向延伸；以及栅极，设置于交错排列的这些第一掺杂区与这些第二掺杂区上且沿着第二方向延伸。该半导体装置在应用于高频操作时，可以减少载流子寄生的散射现象，提升半导体装置的可靠度。

【技术实现步骤摘要】
半导体装置及其制造方法
本专利技术是关于半导体制造技术，特别是有关于具有超结结构的半导体装置及其制造方法。
技术介绍
半导体装置包含基底以及设置于基底上方的电路组件，并且已经广泛地用于各种电子产品，例如个人电脑、行动电话、数字相机及其他电子设备。半导体装置的演进正持续影响及改善人类的生活方式。由于金属氧化物半导体场效晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET)具有开关速度快、输入阻抗高、驱动功率小、高频特性优良和较大安全操作区间(SafeOperatingArea)等优点，随着制造的技术越来越成熟，应用范围也越来越广。随后更发展出具有超结(superjunction)结构的金属氧化物半导体场效晶体管，例如垂直扩散金属氧化物半导体(VerticallyDiffusedMetalOxideSemiconductor，VDMOS)装置，其改变了传统金属氧化物半导体场效晶体管的耐压和耗尽区的物理限制，达到降低导通电阻(on-resistance，Ron)等优点。然而，对于垂直扩散金属氧化物半导体装置而言，垂直式的沟道设计和制造工艺上的复杂度也限制其应用。
技术实现思路
根据本专利技术的一些实施例，提供半导体装置。此半导体装置包含电荷吸收结构，设置于基底上方；绝缘层，设置于电荷吸收结构上方；半导体层，设置于绝缘层上方；多个第一掺杂区和多个第二掺杂区，设置于半导体层中，其中这些第一掺杂区与这些第二掺杂区沿着第一方向延伸且沿着第二方向交错排列，其中第二方向与第一方向不同，且这些第一掺杂区与这些第二掺杂区具有不同的导电类型；源极和漏极，分别设置于交错排列的这些第一掺杂区与这些第二掺杂区的两侧且沿着第二方向延伸；以及栅极，设置于交错排列的这些第一掺杂区与这些第二掺杂区上且沿着第二方向延伸。在一些实施例中，电荷吸收结构包含多晶硅。在一些实施例中，电荷吸收结构的厚度在100纳米至1000纳米的范围。在一些实施例中，半导体装置更包含缓冲层，包覆整个该基底。在一些实施例中，缓冲层包含氧化物、氮化物或前述的组合。在一些实施例中，电荷吸收结构包覆整个基底，且缓冲层包覆电荷吸收结构。在一些实施例中，电荷吸收结构包覆整个基底，且该缓冲层位于基底和电荷吸收结构之间。在一些实施例中，半导体装置更包含额外的缓冲层，包覆电荷吸收结构。在一些实施例中，半导体装置更包含一对额外的电荷吸收结构，穿过绝缘层以接触电荷吸收结构。在一些实施例中，这对额外的电荷吸收结构的宽度各自独立地在0.5微米至2微米的范围。根据本专利技术的另一些实施例，提供半导体装置的制造方法。此方法包含在基底上形成电荷吸收结构；在电荷吸收结构上方形成绝缘层以及位于绝缘层上方的半导体层；在半导体层上方形成具有多个开口的遮罩层；经由这些开口注入半导体层的一部分，以形成具有第一导电类型的多个第一掺杂区，其中这些第一掺杂区沿着第一方向延伸；经由这些开口形成多个场氧化物，以分别覆盖这些第一掺杂区；在形成这些场氧化物之后，移除遮罩层；以这些场氧化物为遮罩注入半导体层的另一部分，以形成具有第二导电类型的多个第二掺杂区，其中第二导电类型与第一导电类型不同，且其中这些第二掺杂区沿着第一方向延伸且与第一掺杂区沿着第二方向交错排列，其中第二方向与第一方向不同；以及在形成这些第二掺杂区之后，移除这些场氧化物。在一些实施例中，这些场氧化物的材料和遮罩层的材料不同。在一些实施例中，遮罩层的厚度和这些场氧化物的厚度的比例在5：1至10：1的范围。在一些实施例中，半导体装置的方法更包含分别在交错排列的这些第一掺杂区与这些第二掺杂区的两侧沿着第二方向形成源极和漏极；以及在半导体层上且沿着第二方向形成栅极。在一些实施例中，半导体装置的制造方法更包含形成包覆整个基底的缓冲层。在一些实施例中，缓冲层的形成包含沉积氧化物、氮化物或前述的组合。在一些实施例中，电荷吸收结构包覆整个基底，且缓冲层包覆整个电荷吸收结构。在一些实施例中，电荷吸收结构包覆整个基底，且缓冲层位于电荷吸收结构和基底之间。在一些实施例中，半导体装置的制造方法更包含形成额外的缓冲层包覆整个电荷吸收结构。在一些实施例中，半导体装置的制造方法更包含形成一对额外的电荷吸收结构，其中这对额外的电荷吸收结构穿过绝缘层以接触电荷吸收结构。本专利技术在半导体装置设置电荷吸收结构，以在绝缘体上覆半导体基底应用于高频操作时，减少载流子寄生的散射现象，提升半导体装置的可靠度。附图说明以下将配合所附图式详述本揭露的实施例。应注意的是，依据产业上的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本揭露的特征。图1A～图1E是根据一些实施例绘示在制造半导体装置的各个阶段的剖面示意图。图2是根据一些实施例绘示半导体装置的透视示意图。图3是根据一些实施例绘示半导体装置的剖面示意图。图4是根据一些实施例绘示半导体装置的剖面示意图。图5是根据一些实施例绘示半导体装置的剖面示意图。附图标号：100、200、300、400、500～半导体装置102～基底104～绝缘层106～半导体层108～牺牲层110～遮罩112～第一掺杂区113～开口114～第一注入制造工艺116～场氧化层118～第二注入制造工艺120～第二掺杂区122～源极124～漏极126～栅极介电质128～栅极电极130、136～电荷吸收结构132、134～缓冲层138～隔离结构140～介电层142、144、146～内连线结构A-A、B-B～线段D1～第一方向D2～第二方向D3～第三方向具体实施方式以下概述一些实施例，以使得本专利技术所属
相关人员可以更容易理解本专利技术。然而，这些实施例只是范例，并非用于限制本专利技术。可以理解的是，本专利技术所属
相关人员可以根据需求，调整以下描述的实施例，例如改变制造工艺顺序及/或包含比在此描述的更多或更少步骤。此外，可以在以下叙述的实施例的基础上添加其他元件。举例来说，“在第一元件上形成第二元件”的描述可能包含第一元件与第二元件直接接触的实施例，也可能包含第一元件与第二元件之间具有其他元件，使得第一元件与第二元件不直接接触的实施例，并且第一元件与第二元件的上下关系可能随着装置在不同方位操作或使用而改变。另外，本专利技术可能在不同的实施例中重复参考数字及/或字母，此重复是为了简化和清楚，而非用以表示所讨论的不同实施例之间的关系。以下根据本专利技术的一些实施例，描述半导体装置及其制造方法，且特别适用于具有绝缘体上覆半导体(Semiconduct本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，包括：/n一电荷吸收结构，设置于一基底上方；/n一绝缘层，设置于该电荷吸收结构上方；/n一半导体层，设置于该绝缘层上方；/n多个第一掺杂区和多个第二掺杂区，设置于该半导体层中，其中所述多个第一掺杂区与所述多个第二掺杂区沿着一第一方向延伸且沿着一第二方向交错排列，其中该第二方向与该第一方向不同，且所述多个第一掺杂区与所述多个第二掺杂区具有不同的导电类型；/n一源极和一漏极，分别设置于交错排列的所述多个第一掺杂区与所述多个第二掺杂区的两侧且沿着该第二方向延伸；以及/n一栅极，设置于交错排列的所述多个第一掺杂区与所述多个第二掺杂区上且沿着该第二方向延伸。/n

【技术特征摘要】
1.一种半导体装置，其特征在于，包括：
一电荷吸收结构，设置于一基底上方；
一绝缘层，设置于该电荷吸收结构上方；
一半导体层，设置于该绝缘层上方；
多个第一掺杂区和多个第二掺杂区，设置于该半导体层中，其中所述多个第一掺杂区与所述多个第二掺杂区沿着一第一方向延伸且沿着一第二方向交错排列，其中该第二方向与该第一方向不同，且所述多个第一掺杂区与所述多个第二掺杂区具有不同的导电类型；
一源极和一漏极，分别设置于交错排列的所述多个第一掺杂区与所述多个第二掺杂区的两侧且沿着该第二方向延伸；以及
一栅极，设置于交错排列的所述多个第一掺杂区与所述多个第二掺杂区上且沿着该第二方向延伸。


2.如权利要求1所述的半导体装置，其特征在于，该电荷吸收结构包括多晶硅。


3.如权利要求1所述的半导体装置，其特征在于，该电荷吸收结构的厚度在100纳米至1000纳米的范围。


4.如权利要求1所述的半导体装置，其特征在于，更包括一缓冲层，包覆整个该基底。


5.如权利要求4所述的半导体装置，其特征在于，该缓冲层包括氧化物、氮化物或氧化物和氮化物的组合。


6.如权利要求4所述的半导体装置，其特征在于，该电荷吸收结构包覆整个该基底，且该缓冲层包覆该电荷吸收结构。


7.如权利要求4所述的半导体装置，其特征在于，该电荷吸收结构包覆整个该基底，且该缓冲层位于该基底和该电荷吸收结构之间。


8.如权利要求7所述的半导体装置，其特征在于，更包括一额外的缓冲层，包覆该电荷吸收结构。


9.如权利要求1所述的半导体装置，其特征在于，更包括一对额外的电荷吸收结构，穿过该绝缘层以接触该电荷吸收结构。


10.如权利要求9所述的半导体装置，其特征在于，该对额外的电荷吸收结构的宽度各自独立地在0.5微米至2微米的范围。


11.一种半导体装置的制造方法，包括：
在一基底上形成一电荷吸收结构；
在该电荷吸收结构上方形成一绝缘层以及位于该绝缘层上方的一半导体层；
在该半导体层上方形成具有多个开口的一遮罩层；
经由所述多个开...

【专利技术属性】
技术研发人员：张睿钧，苏泊沅，廖健男，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：中国台湾;71