用于处理操作的存储器装置及其操作方法、数据处理系统制造方法及图纸

提供了用于处理操作的存储器装置、包括该存储器装置的数据处理系统以及操作该存储器装置的方法。存储器装置包括具有存储体的存储器、存储器内置处理器(PIM)电路和控制逻辑。PIM电路包括指令存储器，该指令存储器存储从主机提供的至少一条指令。PIM电路被配置为使用由主机提供的数据或从存储体读取的数据来处理操作，并存储由主机提供的至少一条指令。控制逻辑被配置为对从主机接收的命令/地址进行解码以生成解码结果，并基于解码结果执行控制操作以便进行以下各项之一：i)执行对存储体的存储器操作，和ii)PIM电路执行处理操作。响应于指示执行处理操作的命令/地址，控制指示指令存储器的位置的程序计数器的计数值。

【技术实现步骤摘要】
用于处理操作的存储器装置及其操作方法、数据处理系统相关申请的交叉引用本专利申请要求于2019年3月11日在美国专利商标局提交的美国临时申请No.62/816,509的优先权，并要求于2019年12月6日在韩国知识产权局提交的韩国专利申请No.10-2019-0161674的优先权的利益，其公开内容通过引用整体并入本文。
本专利技术构思涉及存储器装置，更具体地，涉及用于处理操作的存储器装置、包括该存储器装置的数据处理系统以及操作该存储器装置的方法。
技术介绍
半导体存储器装置是用于数字数据存储的数字电子半导体装置，例如计算机存储器。用于高性能操作的半导体存储器装置的容量和速度不断提高。半导体存储器装置的示例包括诸如动态随机存取存储器(DRAM)等的易失性存储器，其通过存储在电容器中的电荷确定数据。包括DRAM的存储器装置可用于存储通过各种操作(例如神经网络操作或算术操作)进行操作的数据。存储器装置中的存储器内置处理器(processorinmemory，PIM)电路可以有效地处理大量操作。
技术实现思路
本专利技术构思的至少一个实施例提供了存储器装置、包括该存储器装置的数据处理系统以及操作该存储器装置的方法，该存储器装置能够在通过使用存储器装置中的存储器内置处理器(PIM)电路处理操作时提高操作效率和性能。根据本专利技术构思的示例性实施例，提供了一种存储器装置，包括：存储器，其包括具有存储单元的存储体；存储器内置处理器(PIM)电路；以及控制逻辑。PIM电路包括指令存储器，该指令存储器存储从主机提供的至少一条指令。PIM电路被配置为使用由主机提供的数据或从存储体读取的数据来处理操作，并存储由主机提供的至少一条指令。控制逻辑被配置为对从主机接收的命令/地址进行解码以生成解码结果，并基于解码结果执行控制操作以便进行以下各项之一：i)执行对存储体的存储器操作，和ii)PIM电路执行处理操作。响应于指示执行处理操作的命令/地址，控制指示指令存储器的位置的程序计数器的计数值。根据本专利技术构思的示例性实施例，提供了一种操作包括多个存储体的存储器装置的方法。该方法包括：存储从主机接收的与处理操作相对应的多条指令；对从主机接收的命令/地址进行解码，以确定地址是否属于第一范围和第二范围中的一个；在确定地址对应于第一范围时，执行与所接收的命令/地址相对应的存储器操作；以及，在确定地址属于第二范围时，读取多条指令中的所指示的指令，并在存储器装置中提供的存储器内置处理器(PIM)电路中执行与所读取的指令相对应的处理操作。根据本专利技术构思的示例性实施例，提供了一种包括主机的数据处理系统。主机包括地址映射存储器和存储器接口。地址映射存储器被配置为存储属于第一范围的多个地址，以及属于第二范围的多个地址，第一范围用于指示在存储器装置上执行的存储器操作，第二范围用于指示使用从存储器装置的存储体中的所选存储体读取的数据来执行处理操作。存储器接口被配置为指示通过输出属于第一范围的地址来执行存储器操作，并指示通过输出属于第二范围的地址来执行处理操作。附图说明根据以下结合附图的详细描述，将更清楚地理解本专利技术构思的实施例，在附图中：图1是示出根据本专利技术构思的示例性实施例的包括存储器装置的数据处理系统的框图；图2是示出图1的存储器装置的存储器内置处理器(PIM)电路的实施示例的框图；图3是示出根据本专利技术构思的示例性实施例的包括存储器装置的数据处理系统的框图；图4是示出根据本专利技术构思的示例性实施例的数据处理系统的实施示例的框图；图5是示出其中根据本专利技术构思的示例性实施例的存储器装置包括高带宽存储器(HBM)的示例的框图；图6是示出根据本专利技术构思的示例性实施例的存储系统的操作示例的概念图；图7和图8是示出根据本专利技术构思的示例性实施例的操作存储器装置的方法的流程图；图9是示出根据本专利技术构思的示例性实施例的存储器装置的整体实施示例的框图；图10是示出在主机中提供的地址映射的实施示例的框图；图11是示出其中根据本专利技术构思的示例性实施例的存储器装置执行神经网络操作的示例的示图；图12是示出根据本专利技术构思的示例性实施例的存储器装置中的信息的传输路径的示例的框图；图13A和图13B是示出由根据本专利技术构思的示例性实施例的存储器装置执行的指令的实施示例以及操作根据本专利技术构思的示例性实施例的存储器装置的方法的流程图；图14是示出根据本专利技术构思的示例性实施例的执行循环指令的存储器装置的操作示例的流程图；图15A和图15B是示出根据本专利技术构思的示例性实施例的执行循环的指令的基本块和操作示例的视图；图16A、图16B和图17是示出根据本专利技术构思的示例性实施例的指令的实施示例以及根据本专利技术构思的示例性实施例的操作指令的方法的示图；和图18是示出根据本专利技术构思的示例性实施例的包括数据处理系统的服务器系统的框图。具体实施方式在下文中，将参考附图详细描述本专利技术构思的示例性实施例。图1是示出根据本专利技术构思的示例性实施例的包括存储器装置的数据处理系统10的框图。参照图1，数据处理系统10包括存储器控制器100(例如，控制电路)和存储器装置200。存储器控制器100可以包括存储器接口110(例如，接口电路)和地址映射120，并且可以通过存储器接口110向存储器装置200提供各种信号，并且可以控制诸如写和读的存储器操作。地址映射120可以存储在存储器控制器100的存储器或寄存器中。例如，存储器控制器100可以向存储器装置200提供命令CMD和地址ADD，以访问存储器装置200的数据DATA。命令CMD可以包括请求要写入数据的写命令WR和请求要读取数据的读命令RD。存储器控制器100可以根据来自主机HOST(例如，主机装置)的请求(例如，消息或信号)来访问存储器装置200，并且存储器接口110可以提供与存储器装置200的接口。存储器控制器100可以通过使用各种协议与主机HOST通信。例如，存储器控制器100可以通过使用诸如外围组件互连-快速(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、或串行连接SCSI(SAS)的接口协议与主机HOST通信。此外，诸如通用串行总线(USB)、多媒体卡(MMC)、增强型小磁盘接口(ESDI)和集成驱动电子装置(IDE)的其他各种接口协议中的每一个都可以用作主机HOST和存储器控制器100之间的通信协议。可替代地，根据示例性实施例，存储器控制器100可以与主机HOST或主机HOST中包括的组件相对应。存储器装置200包括存储器210、存储器内置处理器(PIM)电路220和控制逻辑230(例如，逻辑电路)。控制逻辑230包括命令解码器231(例如，解码器电路)。另外，存储器210包括多个存储体BANK1至BANKN，并且存储体BANK1至BANKN中的每一个可以包括多个存储单元(或包括存储单元的单元阵列)。存储体可以本文档来自技高网...

【技术保护点】
1.一种存储器装置，包括：/n存储器，其包括具有存储单元的存储体；/n存储器内置处理器电路，其被配置为使用由主机提供的数据或从所述存储体读取的数据来处理操作，所述存储器内置处理器电路包括指令存储器，所述指令存储器存储从所述主机提供的至少一条指令；和/n控制逻辑，其被配置为对从所述主机接收的命令/地址进行解码以生成解码结果，并基于所述解码结果执行控制操作以便进行以下各项之一：i)执行对所述存储体的存储器操作，和ii)所述存储器内置处理器电路执行处理操作，/n其中，响应于指示执行所述处理操作的所述命令/地址，控制指示所述指令存储器的位置的程序计数器的计数值。/n

【技术特征摘要】
20191206 KR 10-2019-0161674;20190311 US 62/816,5091.一种存储器装置，包括：
存储器，其包括具有存储单元的存储体；
存储器内置处理器电路，其被配置为使用由主机提供的数据或从所述存储体读取的数据来处理操作，所述存储器内置处理器电路包括指令存储器，所述指令存储器存储从所述主机提供的至少一条指令；和
控制逻辑，其被配置为对从所述主机接收的命令/地址进行解码以生成解码结果，并基于所述解码结果执行控制操作以便进行以下各项之一：i)执行对所述存储体的存储器操作，和ii)所述存储器内置处理器电路执行处理操作，
其中，响应于指示执行所述处理操作的所述命令/地址，控制指示所述指令存储器的位置的程序计数器的计数值。


2.根据权利要求1所述的存储器装置，其中，在所述地址的位值属于第一范围时，所述存储器装置执行所述存储器操作，并且在所述地址的所述位值属于不同于所述第一范围的第二范围时，所述存储器装置执行所述处理操作。


3.根据权利要求2所述的存储器装置，其中，所述地址包括表示存储器操作模式或操作处理模式的模式信息和表示所述存储体的位置的地址信息，并且
其中，根据所述模式信息的位值，所述地址属于所述第一范围或所述第二范围。


4.根据权利要求1所述的存储器装置，其中，所述命令是读命令或写命令。


5.根据权利要求4所述的存储器装置，
其中，在所述命令对应于所述读命令时，所述存储器内置处理器电路通过使用从与所述存储体的地址相对应的位置读取的数据来执行所述处理操作，并且
其中，在所述命令对应于所述写命令时，所述存储器内置处理器电路使用由所述主机提供的数据来执行所述处理操作。


6.根据权利要求1所述的存储器装置，其中，所述地址包括指示所述存储体的行的行地址和指示所述存储体的列的列地址，并且所述存储器内置处理器电路使用从由所述行地址和所述列地址指示的位置读取的数据来执行所述处理操作。


7.根据权利要求1所述的存储器装置，其中，所述存储器内置处理器电路还包括：
处理控制器，其被配置为执行控制操作，以便处理与由所述程序计数器的计数值指示的指令相对应的指令操作；和
至少一个处理元件，其被配置为基于所述处理控制器的控制来执行所述指令操作。


8.根据权利要求7所述的存储器装置，其中，所述至少一个处理元件包括多个处理元件，所述存储器包括具有所述存储体的多个存储体，并且，所述多个处理元件分别被布置为与所述多个存储体相对应。


9.根据权利要求8所述的存储器装置，其中，所述多个处理元件中的每一个处理元件由所述多个存储体中的至少两个存储体共享。


10.根据权利要求1所述的存储器装置，其中，在接收到指示执行所述处理操作的所述命令/地址时，
一起读取由所述程序计数器的当前计数值指示的第一指令和由所述程序计数器的下一个计数值指示的第二指令，并且
对所述第二指令执行预解码操作。


11.根据权利要求10所述的存储器装置，其中，在所述第二指令对应于循环指令时，所述第二指令包括关于要移动的第三指令的位置的信息，并且
其中，在接收到指示要处理的下一操作的命令/地址时，所述存储器内置处理器电路执行所述第三指令而不执行所述第二指令。


12.根据权利要求1所述的存储器装置，其中，所述操作用于神经网络处理，并且所述存储器内置处理器电路使用来自所述主机的数据和所述...

【专利技术属性】
技术研发人员：李硕汉，姜信行，金南升，吴成一，柳鹤洙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR