一种磁性随机存储器顶电极接触及其制备方法技术

本发明专利技术公开了一种磁性随机存储器顶电极接触的形成方法,包括如下步骤：步骤1：提供表面抛光的带金属通孔Vx(x≥1)的CMOS基底；步骤2：在经过平坦化处理之后的基底上，沉积底电极、磁性隧道结和顶电极膜层，然后进行磁性隧道结存储单元的制备；步骤3：沉积顶电极接触电介质，图形化定义顶电极接触图案，并对其进行刻蚀和非Cu填充以形成顶电极接触；步骤4：制作金属位线连接。本发明专利技术有效的增加TEC的面积，相对于TEV，本发明专利技术中的TEC结构，在降低高度的同时也增加了面积，TE的BL之间的欧姆接触电阻将会降低，非常有利于器件性能的提升。

【技术实现步骤摘要】
一种磁性随机存储器顶电极接触及其制备方法
本专利技术涉及MRAM
，尤其涉及一种磁性随机存储器顶电极接触及其制备方法。
技术介绍
近年来，采用磁性隧道结的磁性随机存储器被认为是未来的固态非易失性记忆体，具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。为了能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩转换技术的写方法，这样的磁性随机存储器称为电流驱动型自旋转移矩。根据磁化方向的不同，电流驱动型自旋转移矩又分为面内电流驱动型自旋转移矩和垂直电流驱动型自旋转移矩，后者有更好的性能。依此方法，随着磁性记忆层的体积的缩减，写或转换操作需要注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。同时，鉴于减小MTJ元件尺寸时所需的切换电流也会减小，所以在尺度方面垂直电流驱动型自旋转移矩可以很好的与最先进的技术节点相契合。因此，期望是将垂直电流驱动型自旋转移矩元件做成极小尺寸，并具有非常好的均匀性，以及把对MTJ磁性的影响减至最小，所采用的制备方法还可以实现高良莠率、高精确性、高可靠性、低能耗，以及保持适于数据良好保存的温度系数。同时，非易失性记忆体中写操作是基于阻态变化，从而需要控制由此引起的对MTJ记忆器件寿命的破坏和缩短。然而，制备一个小型MTJ元件可能会增加MTJ电阻的波动，使得垂直电流驱动型自旋转移矩的写电压或电流也会随之有较大的波动，这样会损伤磁性随机存储器的性能。在现在的MRAM制造工艺中，为了实现磁性隧道结顶电极(TopElectrode，TE)和位线(BitLine，BL)之间的有效连接，通常会在顶电极(TE)和位线(BL)之间制作顶电极通孔(TopElectrodeVia，TEV)。由于在制作顶电极通孔(TEV)的时候，如果光刻工艺控制不是很精确，那么将会造成顶电极通孔与磁性隧道结叠层(Overlay)对准出现偏差，在这种情况下，为了实现顶电极(TE)和顶电极通孔(TEV)的充分接触，通常在刻蚀的时候都会进行大量过刻蚀，甚至覆盖在磁性隧道结(MTJ)周围的绝缘覆盖层(Encapsulation)也会被移除掉，在后续的Cu填充之后，将直接造成磁性隧道结参考层到记忆层的短路。非常不利于磁性随机存储器(MRAM)器件电学、磁性和良率的提升，非常不利于磁性存储单元的缩微化。专利WO2017/155508A1公布了一种磁性隧道结的制备方法，在其中顶电极直接和位线(BitLine，BL)相连接，然而，采用这种方法，在刻蚀制备位线(BL)的时候，覆盖在磁性隧道结周围的绝缘层将会有很高被移除的风险，从而导致磁性隧道结从参考层到记忆层的短路，非常不利于磁性随机存储器磁学，电学和良率的提升。
技术实现思路
本专利技术提供的一种磁性随机存储器顶电极接触及其制备方法，通过在磁性隧道结顶电极(TE)和位线制之间作一层非Cu顶电极接触(TEC)来实现TE和BL之间的欧姆接触。具体为：首先，在磁性隧道结及其底电极刻蚀，绝缘覆盖层(Encapsulation)和磁性隧道结层间电介质沉积之后，对磁性隧道结层间电介质进行平坦化处理，并使平坦化之后的界面到TE的顶部的距离为d(根据实际情况d可以大于零，等于零，也可以小于零)；然后，采用反应离子刻蚀(ReactiveIonEtching，RIE)工艺，去掉在顶电极(TE)顶部的电介质，绝缘覆盖层，并停止在顶电极(TE)顶部或维持部分过刻蚀以增加顶电极(TE)和顶电极接触(TEC)的欧姆接触面积；最后，进行非Cu顶电极接触(TEC)填充等，并完成顶电极接触(TEC)的制作。相对于顶电极通孔(TEV)的结构，通过平坦化工艺的调节，非Cu顶电极接触(TEC)的高度很大程度降低了，这样就降低了刻蚀的难度，采用这种工艺，覆盖在参考层和记忆层周围的绝缘覆盖层(Encapsulation)并不会被刻蚀掉，这样就不会造成从参考层到记忆层之间的短路，非常有利于器件磁性、电学和良率的提升。同时，在定义和制作TEC的时候，可以把TEC做成与后续的BL相近似的图案或与MTJ相近似但是比MTJ大的图案，有效的增加TEC的面积，相对于TEV，本专利技术中的TEC结构，在降低高度的同时也增加了面积，那么TE的BL之间的欧姆接触电阻将会降低，非常有利于器件性能的提升。本专利技术的一种磁性随机存储器顶电极接触的形成方法，包括如下步骤：步骤1：提供表面抛光的带金属通孔Vx(x≥1)的CMOS基底；步骤2：在经过平坦化处理之后的基底上，沉积底电极、磁性隧道结和顶电极膜层，然后进行磁性隧道结存储单元的制备；步骤3：沉积顶电极接触电介质，图形化定义顶电极接触图案，并对其进行刻蚀和非Cu填充以形成顶电极接触；步骤4：制作金属位线连接。进一步地，金属通孔Vx(x≥1)的材料可以是Cu、CuN、TaN、Ta、Ti、TiN、Co、W、Al、WN、Ru或者它们的任意组合。具体地，所述步骤2包括如下步骤：步骤2.1：进行底电极、磁性隧道结和顶电极多层膜的沉积；其中，顶电极的厚度为20nm-100nm，选择Ta、TaN、Ti、TiN、W、WN或它们的任意组合以期在卤素电浆中获得更好刻轮廓；作为优选，可以在顶电极沉积之后，再次沉积一层牺牲掩模，其材料可以是SiO2、SiON、SiCN、SiC或SiN；步骤2.2：图形化定义磁性隧道结图案，并对顶电极、磁性隧道结和底电极进行刻蚀，然后沉积一层绝缘覆盖层在磁性隧道结存储单元的周围；绝缘覆盖层的材料为SiON、SiC、SiN或者SiCN，绝缘覆盖层的形成方法为化学气相沉积、原子层沉积或离子束沉积；步骤2.3：沉积磁性隧道结电介质，并对其进行平坦化处理；电介质为SiO2、SiCOH或SiON；平坦化处理采用化学机械平坦化工艺进行处理；调整化学机械平坦化工艺的参数来调整磨平界面到顶电极顶部的距离d；在平坦化工艺处理后，在顶电极顶部保留绝缘覆盖层和少量的磁性隧道结电介质；对顶电极顶部的磁性隧道结电介质和绝缘覆盖层进行平坦化处理直到部分剩余的顶电极被移除。进一步地，沉积顶电极接触电介质的厚度为0nm-50nm，其形成材料为SiO2、SiON、SiC、SiN、SiCN或者它们的任意组合。进一步地，所述步骤3包括如下步骤：3.1：在磁性隧道结电介质的化学机械平坦化工艺之后，沉积顶电极接触电介质；3.2：图形化定义顶电极接触图案，并对其进行刻蚀；其中，顶电极接触图案可以类似后续的位线图案；也可是类似磁性隧道结图案但是比磁性隧道结图案大；步骤3.2中的刻蚀工艺采用反应离子刻蚀工艺，刻蚀气体选自SF6、NF3、CF4、CHF3、CH2F2、CHF3、C4F8、C4F6、C3F6、C2F6、CO、CO2、NH3、N2、O2、Ar或He；...

【技术保护点】
1.一种磁性随机存储器顶电极接触的形成方法，其特征在于，包括如下步骤：/n步骤1：提供表面抛光的带金属通孔Vx(x≥1)的CMOS基底；/n步骤2：在经过平坦化处理之后的基底上，沉积底电极、磁性隧道结和顶电极膜层，然后进行磁性隧道结存储单元的制备；/n步骤3：沉积顶电极接触电介质，图形化定义顶电极接触图案，并对其进行刻蚀和非Cu填充以形成顶电极接触；/n步骤4：制作金属位线连接。/n

【技术特征摘要】
1.一种磁性随机存储器顶电极接触的形成方法，其特征在于，包括如下步骤：
步骤1：提供表面抛光的带金属通孔Vx(x≥1)的CMOS基底；
步骤2：在经过平坦化处理之后的基底上，沉积底电极、磁性隧道结和顶电极膜层，然后进行磁性隧道结存储单元的制备；
步骤3：沉积顶电极接触电介质，图形化定义顶电极接触图案，并对其进行刻蚀和非Cu填充以形成顶电极接触；
步骤4：制作金属位线连接。


2.根据权利要求1所述的磁性随机存储器顶电极接触的形成方法，其特征在于，金属通孔Vx(x≥1)的材料可以是Cu、CuN、TaN、Ta、Ti、TiN、Co、W、Al、WN、Ru或者它们的任意组合。


3.根据权利要求2所述的磁性随机存储器顶电极接触的形成方法，其特征在于，所述步骤2包括如下步骤：
步骤2.1：进行底电极、磁性隧道结和顶电极多层膜的沉积；其中，顶电极的厚度为20nm-100nm，选择Ta、TaN、Ti、TiN、W、WN或它们的任意组合以期在卤素电浆中获得更好刻轮廓；
作为优选，可以在顶电极沉积之后，再次沉积一层牺牲掩模，其材料可以是C、SiO2、SiON、SiCN、SiC或SiN；
步骤2.2：图形化定义磁性隧道结图案，并对顶电极、磁性隧道结和底电极进行刻蚀，然后沉积一层绝缘覆盖层在磁性隧道结存储单元的周围；
绝缘覆盖层的材料为SiON、SiC、SiN或者SiCN，绝缘覆盖层的形成方法为化学气相沉积、原子层沉积或离子束沉积；
步骤2.3：沉积磁性隧道结电介质，并对其进行平坦化处理；
电介质为SiO2、SiCOH或SiON；平坦化处理采用化学机械平坦化工艺进行处理；
调整化学机械平坦化工艺的参数来调整磨平界面到顶电极顶部的距离d；
在平坦化工艺处理后，在顶电极顶部保留绝缘覆盖层和少量的磁性隧道结电介质；
对顶电极顶部的磁性隧道结电介质和绝缘覆盖层进行平坦化处理直到部分剩余的顶电极被移除。


4.根据权利要求1所述的磁性随机存储器顶电极接触的形成方法，其特征在于，沉积顶电极接触电介质的厚度为0nm-50nm，其形成材料为SiO2、SiON、SiC、SiN、SiCN或者它们的任意组合。


5.根据权利要求1所述的磁性随机存储器顶电极接触的形成方法，其特征在于，所述步骤3包括如下步骤：
3.1：在磁性隧道结电介质的化学机械平坦化工艺之后，沉积顶电极接触电介质；
3.2：图形化定义顶电极接触图案，并对其进行刻蚀；
其中，顶电极接触图案可以类似后续的位线图案；也可是类似磁性隧道结图案但是比磁性隧道结图案大；
步骤3.2中的刻蚀工艺采用反应离子刻蚀工艺，刻蚀气体选自SF6、NF3、CF4、CHF3、CH2F2、CHF3、C4F8、C4F6、C3F6、C2F6、CO、CO2、NH3、N2、O2、Ar或He；
步骤3.2中的刻蚀工艺采用离子束刻蚀工艺，刻蚀气体选自Ne、Ar、Kr或Xe，并可以添加少量的O2和/或N2；
控制刻蚀深度d’,使部分剩余额顶电极被刻蚀掉；
刻蚀之后，采用反应离子刻蚀工艺和/或湿法刻蚀除掉残留的有机物和顶电极表面的氧化层以获得良好的欧姆接触；
3.3：顶电极接触金属或金属氮化物填充，磨平填充金属或金属氮化物直到顶电极接触电介质顶部；
其中，顶电极接触金属或金属氮化物为Ti、TiN、W、WN、Ta、TaN或Ru，其形成方法为物理气相沉积、化学气相沉积、原子层沉积或离子束沉积。


6.根据权利要求1所述的磁性随机存储器顶电极接触的形成方法，其特征在于，所述步骤2还可以为：在经过平坦化处理之后的基底上，沉积底电极、磁性隧道结、顶电极膜层...

【专利技术属性】
技术研发人员：张云森，郭一民，肖荣福，陈峻，
申请(专利权)人：上海磁宇信息科技有限公司，
类型：发明
国别省市：上海;31