半导体装置及其制造方法制造方法及图纸

本发明专利技术的目的在于提供一种能够抑制阈值电压降低的半导体装置及其制造方法。一种半导体装置，其设有极性相同的第一MOS晶体管(HVNMOS)和第二MOS晶体管(LVNMOS)，第一MOS晶体管包括多晶硅的栅极电极，第一MOS晶体管的栅极电极具有以使从栅极宽度W的端部通过的层叠方向的延长线通过的方式与各端部对应地设置的第一区域和第一区域以外的第二区域，第二区域被掺入极性与源漏电极相同的杂质，第一区域被掺入极性与第二区域的杂质相反的杂质，第二MOS晶体管包括被掺入了极性与源漏电极相同的杂质的多晶硅的栅极电极，第二区域的杂质的浓度比第二MOS晶体管的栅极电极的杂质的浓度低。本发明专利技术起到能够抑制阈值电压降低效果。

【技术实现步骤摘要】
半导体装置及其制造方法
本专利技术涉及一种半导体装置及其制造方法。
技术介绍
在集成电路中已有使用MOS构造的半导体，MOS晶体管中，在形成源漏电极的工序中例如掺入N型杂质，N型杂质也被注入栅极的多晶硅。MOS型晶体管中，在与连接源极及漏极的直线垂直的方向上定义栅极宽度，但是发现了在栅极宽度上的端部电场局部升高、阈值电压降低的扭折(kink)现象(驼峰现象)。为了改善扭折现象，例如提出了向栅极中的靠近栅极宽度上的端部的位置掺入极性与栅极的其他区域相反的杂质的技术(例如专利文献1：美国专利第5998848号说明书)等。另一方面，为了提高MOS晶体管的特性，提出了向栅极的多晶硅注入N型杂质的技术(专利文献2：美国专利申请公开第2009/0096031号说明书)。在专利文献2中，对通过蚀刻形成电极之前的栅极注入N型杂质。在如专利文献2那样对栅极注入N型杂质、如专利文献1那样形成极性相反的区域的情况下，在栅极形成N型区域和P型区域(靠近栅极宽度的端部)。但是，存在N型杂质向P型区域扩散的情况。扩散例如发生在退火工序中。在本文档来自技高网...

【技术保护点】
1.一种半导体装置，其设置有极性相同的第一MOS晶体管和第二MOS晶体管，所述半导体装置的特征在于：/n所述第一MOS晶体管包括多晶硅的栅极电极、以及源漏电极；/n所述第一MOS晶体管的栅极电极包括第一区域以及所述第一区域以外的第二区域，所述第一区域设置于栅极电极宽度的端部通过层叠方向的延长线上，所述第一区域与所述栅极电极宽度的各端部对应设置，所述第二区域的极性与所述源漏电极的极性相同，所述第一区域的极性不同于所述第二区域的极性；/n所述第二MOS晶体管包括极性相同的多晶硅的栅极电极与源漏电极，所述第二MOS晶体管的栅极电极的杂质浓度高于所述第二区域的杂质浓度。/n

【技术特征摘要】
1.一种半导体装置，其设置有极性相同的第一MOS晶体管和第二MOS晶体管，所述半导体装置的特征在于：
所述第一MOS晶体管包括多晶硅的栅极电极、以及源漏电极；
所述第一MOS晶体管的栅极电极包括第一区域以及所述第一区域以外的第二区域，所述第一区域设置于栅极电极宽度的端部通过层叠方向的延长线上，所述第一区域与所述栅极电极宽度的各端部对应设置，所述第二区域的极性与所述源漏电极的极性相同，所述第一区域的极性不同于所述第二区域的极性；
所述第二MOS晶体管包括极性相同的多晶硅的栅极电极与源漏电极，所述第二MOS晶体管的栅极电极的杂质浓度高于所述第二区域的杂质浓度。


2.根据权利要求1所述的半导体装置，其特征在于：
所述第一MOS晶体管是高电压MOS构造，所述第二MOS晶体管是低电压MOS构造。


3.根据权利要求1或2所述的半导体装置，其特征在于：
所述第一MOS晶体管及所述第二MOS晶体管是N型MOS构造。


4.根据权利要求1所述的半导体装置，其特征在于：
所述第一MOS晶体管为非耦合构造。


5.一种半导体装置的制造方法，其特征在于，其至少包括以下步骤：
制备第一MOS晶体管，所述第一MOS晶体管包括多晶硅的栅极电极、以及源漏电极；所述第一MOS晶体管的栅极电极包括第一区域以及所述第一区域以外的第二区域，所述第一区域设置于栅极电极宽度的端部通过层叠方向的延长线上，所述第一区域与所述栅极电极宽度的各端部对应设置，所述第二区域的极性与所述源漏电极的极性相同，所述第一区域的极性不同于所述第二区域的极性；
制备与所述第一MOS晶体管极性相同的第二MOS晶体管，所述第二MOS晶体管包括极性相同的多晶...

【专利技术属性】
技术研发人员：夏目秀隆，田矢真敏，金起準，崔助凤，
申请(专利权)人：合肥晶合集成电路有限公司，
类型：发明
国别省市：安徽;34