一种提升芯片硬宏供电可靠性的方法技术

本发明专利技术公开了一种提升芯片硬宏供电可靠性的方法，包括：基于芯片的设计需求和走线资源约束确定芯片的芯片电源网络的拓扑结构；芯片电源网络的拓扑结构包括：金属层的层数、通用布线层的层数、通用布线层所金属层的层号、每一层通用布线层上金属线的物理位置、方向、线宽和间距；确定芯片的硬宏中的供电引脚所在通用布线层的层号；在硬宏中所在通用布线层上方除通用布线层以外的一层或多层金属层中进行硬宏专用电源网络的金属线布线；根据硬宏的逻辑功能，在硬宏专用电源网络中相邻两层的金属线间、硬宏专用电源网络的金属线与电源地引脚间以及硬宏专用电源网络的金属线与芯片电源网络间设置供电通孔，并通过供电通孔进行不同层金属线之间的连通。

【技术实现步骤摘要】
一种提升芯片硬宏供电可靠性的方法
本专利技术涉及微电子
，尤其涉及一种提升芯片硬宏供电可靠性的方法。
技术介绍
数字后端集成电路(IC)设计中，宏单元(Macro)是设计中最常见的单元。Macro是一个宽泛的概念，通常我们把它分为硬宏(HardMacro)和软宏(SoftMacro)。硬宏是指特定的功能模块，例如包括存储器(Memory)、锁相环PLL、锁相环DLL等各种IP核，即用于专用集成电路(ASIC)或现场可编程逻辑阵列(FPGA)中的预先设计好的电路功能模块，硬宏的逻辑在其本身内部已经集成好，根据工艺库进行调用即可。在常规的数字电路设计中，通常是采用芯片本身的芯片电源网络(powermesh)对硬宏进行供电，芯片电源网络平铺整个芯片，硬宏上方位置的芯片电源网络通过叠层孔(stackvia)与硬宏的供电引脚PGPIN相连通。这种供电网络结构的鲁棒性较差，在特殊或极端条件下，硬宏的供电可靠性无法得到保障，可能会因此影响整个芯片性能。
技术实现思路
本专利技术的目的是针对现有技术的缺陷，提供一种提升芯片硬宏供电可靠性的方法，通过在硬宏上方位置芯片内部构建硬宏专用电源网络，来提升芯片硬宏供电可靠性。有鉴于此，本专利技术实施例提供了一种提升芯片硬宏供电可靠性的方法，包括：基于芯片的设计需求和走线资源约束确定芯片的芯片电源网络的拓扑结构；所述芯片具有多层金属层，相邻金属层的金属线方向相互垂直；所述芯片电源网络的拓扑结构包括：金属层的层数、通用布线层的层数、通用布线层所在金属层的层号、每一层通用布线层上金属线的物理位置、方向、线宽和间距；确定芯片的硬宏hardmacro中的供电引脚PGPIN所在金属层的层号；在所述硬宏中供电引脚PGPIN所在金属层上方，除通用布线层以外的一层或多层金属层中，进行硬宏专用电源网络的金属线布线；根据硬宏的供电逻辑，在所述硬宏专用电源网络中相邻两层的金属线之间、所述硬宏专用电源网络的金属线与所述供电引脚PGPIN之间、以及所述硬宏专用电源网络的金属线与所述芯片电源网络之间，设置叠层孔stackvia，并通过叠层孔stackvia进行不同层金属线之间的连通。优选的，所述在所述硬宏中供电引脚PGPIN所在金属层上方，除通用布线层以外的一层或多层金属层中，进行硬宏专用电源网络的金属线布线具体包括：在所述硬宏中PGPIN所在金属层上方选定通用布线层以外的一层或多层金属层用于硬宏专用电源网络的专用布线层；确定每层专用布线层的走线轨道track；所述走线轨道track等间距排布；对于每一层专用布线层，根据所述芯片电源网络的拓扑结构中金属线的间距和所述走线轨道track的间距将所述硬宏专用电源网络的专用布线层划分为多个布线单元；每个布线单元具有至少两条走线轨道track；对于每一层专用布线层，在不超过预设的铺设比例条件下，在所述布线单元中选定至少一条走线轨道track进行金属线布线；所述多个布线单元中的金属线布线位置相同。进一步优选的，所述硬宏专用电源网络中相邻专用布线层的金属线方向相互垂直，并且所述硬宏专用电源网络中最接近供电引脚PGPIN所在金属层的专用布线层的金属线方向与所述供电引脚PGPIN所在金属层的金属线方向相互垂直。进一步优选的，不同专用布线层的金属线布线的数量相同或不同。进一步优选的，不同专用布线层的金属线布线的位置相同或不同。进一步优选的，相邻的专用布线层之间具有未进行金属线布线的金属层。本专利技术提供了一种提升芯片硬宏供电可靠性的方法，通过在硬宏中PGPIN所在金属层上方的一层或多层金属层中进行硬宏专用电源网络的金属线布线，再通过叠层孔stackvia实现与电源地引脚PGPIN之间以及芯片电源网络之间的连接，增强芯片硬宏的供电驱动能力，有效提升芯片硬宏供电可靠性。附图说明下面通过附图和实施例，对本专利技术实施例的技术方案做进一步详细描述。图1为本专利技术实施例提供的提升芯片硬宏供电可靠性的方法流程图；图2为一种芯片电源网络的拓扑结构示意图；图3为本专利技术实施例提供的提升芯片硬宏供电可靠性的方法过程示意图。具体实施方式在集成电路设计中，随着芯片面积不断减小和芯片设计在时序、逻辑复杂性要求的不断提升，芯片的特征尺寸不断减小，采用不同的工艺下，芯片的可用金属层数也有所不同，例如典型的，在0.18um工艺下，可用金属层数通常为4、5、6层，0.13um工艺下，一般为4-8层可选，而到了65nm工艺，可供选择的金属层达到了11层。通常情况下，芯片电源网络的会占据芯片顶层的几层金属层。在芯片中，硬宏的逻辑在其本身内部已经集成好，根据工艺库进行调用即可。因此，在一些工艺下，硬宏上方可能会存在没有芯片电源网络占据的一层或几层金属层。本专利技术实施例提供了一种提升芯片硬宏供电可靠性的方法，在不增加芯片面积的情况下，充分利用硬宏上方空置的一层或几层金属层进行硬宏供电可靠性的提升。本专利技术实施例提供的提升芯片硬宏供电可靠性的方法，其主要步骤流程如图1所示，包括如下步骤：步骤110，基于芯片的设计需求和走线资源约束确定芯片的芯片电源网络的拓扑结构；具体的，在芯片设计前，芯片的设计需求就会被确定，这些需求会被转化为芯片的各项重要参数指标，并基于设计需求形成芯片的设计架构。通过寄存器转换级电路(RegisterTransferLevel，RTL)代码设计和验证，工艺库的选择确定，再进行综合和时序分析，生成基于所采用的工艺的电路网表，用于自动布局布线。根据不同的工艺库，具有不同的走线资源约束，例如确定不同区域、不同层金属走线的线宽、间距、走线形式等。因此根据芯片的设计需求和走线资源约束能够确定出芯片的芯片电源网络的拓扑结构。芯片电源网络的拓扑结构是个复杂的金属网络。图2给出了一个芯片电源网络的例子。可以看到，从最上面的封装接触点(C4BUMP)到最下面的晶体管电路(Logic)之间共有11层金属。每两层金属线中间有通孔(Via)连接，当然其连接关系是根据芯片布线设计需求而定。芯片电源网络的拓扑结构具有多层金属层，相邻金属层的金属线方向相互垂直；芯片电源网络的拓扑结构包括：金属层的层数、通用布线层的层数、通用布线层所在金属层的层号、每一层通用布线层上金属线的物理位置、方向、线宽和间距。例如在图2中，金属层为11层，通用布线层的层数为3层，占据9-11层的金属层，M9、M10、M11就是通用布线层所在金属层的层号。通用布线层用于对整个芯片提供全局电源供应。步骤120，确定芯片的硬宏(hardmacro)中的供电引脚(PGPIN)所在金属层的层号；不同硬宏有其自己单独的LEF文件，也就是布局布线根据使用的单元几何信息库的文件格式文件，里面会定义硬宏的形状以及管脚的位置等等信息，其中包括了供电引脚的位置信息。硬宏内部本身占据一层或几层金属层，例如一个硬宏内部最高占本文档来自技高网...

【技术保护点】
1.一种提升芯片硬宏供电可靠性的方法，其特征在于，所述提升芯片硬宏供电可靠性的方法包括：/n基于芯片的设计需求和走线资源约束确定芯片的芯片电源网络的拓扑结构；所述芯片具有多层金属层，相邻金属层的金属线方向相互垂直；所述芯片电源网络的拓扑结构包括：金属层的层数、通用布线层的层数、通用布线层所在金属层的层号、每一层通用布线层上金属线的物理位置、方向、线宽和间距；/n确定芯片的硬宏hard macro中的供电引脚PG PIN所在金属层的层号；/n在所述硬宏中供电引脚PG PIN所在金属层上方，除通用布线层以外的一层或多层金属层中，进行硬宏专用电源网络的金属线布线；/n根据硬宏的供电逻辑，在所述硬宏专用电源网络中相邻两层的金属线之间、所述硬宏专用电源网络的金属线与所述供电引脚PG PIN之间、以及所述硬宏专用电源网络的金属线与所述芯片电源网络之间，设置叠层孔stack via，并通过叠层孔stack via进行不同层金属线之间的连通。/n

【技术特征摘要】
1.一种提升芯片硬宏供电可靠性的方法，其特征在于，所述提升芯片硬宏供电可靠性的方法包括：
基于芯片的设计需求和走线资源约束确定芯片的芯片电源网络的拓扑结构；所述芯片具有多层金属层，相邻金属层的金属线方向相互垂直；所述芯片电源网络的拓扑结构包括：金属层的层数、通用布线层的层数、通用布线层所在金属层的层号、每一层通用布线层上金属线的物理位置、方向、线宽和间距；
确定芯片的硬宏hardmacro中的供电引脚PGPIN所在金属层的层号；
在所述硬宏中供电引脚PGPIN所在金属层上方，除通用布线层以外的一层或多层金属层中，进行硬宏专用电源网络的金属线布线；
根据硬宏的供电逻辑，在所述硬宏专用电源网络中相邻两层的金属线之间、所述硬宏专用电源网络的金属线与所述供电引脚PGPIN之间、以及所述硬宏专用电源网络的金属线与所述芯片电源网络之间，设置叠层孔stackvia，并通过叠层孔stackvia进行不同层金属线之间的连通。


2.根据权利要求1所述的提升芯片硬宏供电可靠性的方法，其特征在于，所述在所述硬宏中供电引脚PGPIN所在金属层上方，除通用布线层以外的一层或多层金属层中，进行硬宏专用电源网络的金属线布线具体包括：
在所述硬宏中PGPIN所在金属层上方选定通用布线层以外的一层或多层金属层用于硬宏专用电源网...

【专利技术属性】
技术研发人员：赵少峰，
申请(专利权)人：安徽省东科半导体有限公司，
类型：发明
国别省市：安徽;34