非易失性存储器件制造技术

一种非易失性存储器器件包括第一存储器单元阵列、第一双向复用器、第一寄存器、第二寄存器、第一I/O焊盘和第二个I/O焊盘。第一存储器单元阵列存储第一数据。第一双向复用器接收第一数据并将第一数据分发为第一子数据和第二子数据。第一寄存器存储来自第一双向复用器的第一子数据。第二寄存器存储来自第二双向复用器的第二子数据。第一I/O焊盘将来自第一寄存器的第一子数据输出到外部。第二I/O焊盘将来自第二寄存器的第二子数据输出到外部。

【技术实现步骤摘要】
非易失性存储器件本专利申请要求于2019年2月11日在韩国知识产权局递交的韩国专利申请No.10-2019-0015298的优先权，其全部内容通过引用合并于此。
本公开涉及非易失性存储器器件。
技术介绍
半导体存储器器件是可以存储数据以便在必要时可以读取数据的存储器件。半导体存储器器件可以大致划分为随机存取存储器(RAM)器件和只读存储器(ROM)器件。RAM器件是易失性存储器器件，其中当关断电源时存储的数据消失。ROM器件是非易失性存储器器件，其中即使当关断电源时存储的数据也不会消失。RAM器件包括动态RAM(DRAM)、静态RAM(SRAM)等。ROM器件包括可编程ROM(PROM)、可擦除PROM(EPROM)、电EPROM(EEPROM)、闪存器件等。随着微处理器速度的提高，半导体存储器器件也需要提高速度。由于这种原因，已经引入了结合流水线技术的半导体存储器器件。流水线技术对在半导体存储器器件中执行的一系列过程进行划分，使得由处理器的不同部分并行地执行不同的过程。该一系列过程可以例如包括：第一，地址的输入；第二，地址的解码；第三，来自存储器单元的数据的输出；第四，到输出电路的数据传送；以及第五，在半导体存储器器件中/从半导体存储器器件输出数据。在流水线技术中，首先对第一命令执行第一处理，然后在开始对第二命令执行第一处理时开始对第一命令执行第二处理，使得同时执行对第一命令的第二处理和对第二命令的第一处理。因此，使用流水线技术的半导体存储器器件可以有效地提高命令的处理速度。半导体存储器器件可以使用波流水线系统，该波流水线系统使用逻辑电路的已知或可预测的传播延迟，并且通过使用连接到输出端的最终寄存器来控制数据输出的等待时间。然而，当以高频(HF)操作时，在输出端与连接到输出端的最终寄存器之间的路径中发生偏离，因此性能特性下降。结果，半导体存储器器件的高速操作可能是困难的。
技术实现思路
本公开的各方面提供了一种高速操作的非易失性存储器器件。本公开的各方面还提供了一种减小输出数据与时钟信号之间的偏离的非易失性存储器器件。然而，本公开的各方面不限于在此阐述的内容。通过参考下面给出的本公开的详细描述，本公开的上述和其他方面对于本公开所属领域的普通技术人员而言将变得更加清楚。根据本公开的示例性实施例，一种非易失性存储器器件包括第一存储器单元阵列、第一双向复用器、第二双向复用器、第一寄存器、第二寄存器、第一I/O焊盘和第二个I/O焊盘。第一存储器单元阵列存储第一数据。第一双向复用器接收第一数据并将第一数据分发为第一子数据和第二子数据。第二双向复用器从第一双向复用器接收第二子数据。第一寄存器存储来自第一双向复用器的第一子数据。第二寄存器存储来自第二双向复用器的第二子数据。第一I/O焊盘将来自第一寄存器的第一子数据输出到外部。第二I/O焊盘将来自第二寄存器的第二子数据输出到外部。根据本公开的另一示例性实施例，一种非易失性存储器器件包括第一I/O焊盘、第一寄存器、第一双向复用器、第二双向复用器、第一存储器单元阵列和第二存储器单元阵列。第一I/O焊盘接收第一数据。第一寄存器存储第一数据并将第一数据发送到第一I/O焊盘。第一双向复用器将第一数据发送到第一寄存器。第一数据包括第一子数据和第二子数据。第二双向复用器发送第二子数据。第一存储器单元阵列存储第一子数据并将第一子数据发送到第一双向复用器，并且第二存储器单元阵列存储第二子数据并将第二子数据发送到第二双向复用器。根据本公开的又一示例性实施例，一种非易失性存储器器件包括第一存储器单元阵列、第二存储器单元阵列、第一双向复用器、第二双向复用器、第一寄存器、第二寄存器、第一I/O焊盘和第二个I/O焊盘。第一存储器单元阵列存储第一数据并且第二存储器单元阵列存储第二数据。第一双向复用器接收第一数据。第一数据包括第一子数据和第二子数据。第二双向复用器接收第二数据。第二数据包括第三子数据和第四子数据。第二双向复用器从第一双向复用器接收第二子数据，并将第四子数据发送到第一双向复用器。第一寄存器从第一双向复用器接收第一子数据和第三子数据。第二寄存器从第二双向复用器接收第二子数据和第四子数据。第一I/O焊盘将来自第一寄存器的第一子数据和第三子数据输出到外部，并且第二I/O焊盘将来自第二寄存器的第二子数据和第四子数据输出到外部。施加到第一双向复用器和第二双向复用器的第一时钟的频率低于施加到第一寄存器和第二寄存器的第二时钟的频率。通过以下结合附图对实施例的描述，这些和/或其他方面将变得显而易见并且更容易理解。附图说明图1是示出了包括非易失性存储器器件的存储器件的示例性框图。图2是示出了图1的非易失性存储器器件的示例性框图。图3是示出了图2的第一平面的示例性框图。图4是示出了图2的第二平面的示例性框图。图5是示出了根据本公开的一些实施例的非易失性存储器器件的另一示例性框图。图6是示出了根据本公开的一些实施例的非易失性存储器器件的另一示例性框图。图7是示出了图1的非易失性存储器器件的另一示例性框图。图8是示出了图7的第三平面的示例性框图。图9是示出了根据本公开的一些实施例的非易失性存储器器件的另一示例性框图。图10是示出了根据本公开的一些实施例的非易失性存储器器件的另一示例性框图。图11是示出了根据本公开的一些实施例的包括非易失性存储器器件的计算系统的框图。具体实施方式图1是示出了包括非易失性存储器器件的存储器件的示例性框图。参考图1，存储器件1包括非易失性存储器器件100和控制器3。控制器3可以连接到主机2和非易失性存储器器件100。控制器3可以响应于来自主机2的请求而访问非易失性存储器器件100。例如，控制器3可以被配置为控制非易失性存储器器件100的读取、编程、擦除和后台操作。控制器3可以包括接口。此外，控制器3可以驱动固件控制非易失性存储器器件100。在继续之前，应该清楚的是，在本文中包括图1和图11的图示出并参考了具有标记为“控制器”的电路系统。这样的电路系统可以是或包括处理器，该处理器包括微处理器或专用集成电路(ASIC)以及具有其他标记的其他元件。如本文描述的本专利技术构思的领域中常见的是，可以根据执行所描述的一个或多个功能的块(诸如电路和其他元件)来描述和说明示例。在本文中可以称为控制器等的这些块通过诸如逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子组件、有源电子组件、光学组件、硬连线电路等的模拟和/或数字电路物理地实现，并且可以可选地由固件和/或软件驱动。例如，电路可以具体实现在一个或多个半导体芯片中，或者具体实现在诸如印刷电路板等的衬底支撑件上。构成块的电路可以由专用硬件或处理器(例如，一个或多个编程的微处理器和相关联的电路)来实现，或者由用来执行该块的一些功能的专用硬件和用来执行该块的其他功能的处理器的组合来实现。在不脱离本公开的范围的情况下，示例的每个块可以物理地分成两个或本文档来自技高网...

【技术保护点】
1.一种非易失性存储器器件，包括：/n第一存储器单元阵列，存储第一数据；/n第一双向复用器，接收所述第一数据并将所述第一数据分发为第一子数据和第二子数据；/n第二双向复用器，从所述第一双向复用器接收所述第二子数据；/n第一寄存器，存储来自所述第一双向复用器的所述第一子数据；/n第二寄存器，存储来自所述第二双向复用器的所述第二子数据；/n第一I/O焊盘，将来自所述第一寄存器的所述第一子数据输出到外部；以及/n第二I/O焊盘，将来自所述第二寄存器的所述第二子数据输出到外部。/n

【技术特征摘要】
20190211 KR 10-2019-00152981.一种非易失性存储器器件，包括：
第一存储器单元阵列，存储第一数据；
第一双向复用器，接收所述第一数据并将所述第一数据分发为第一子数据和第二子数据；
第二双向复用器，从所述第一双向复用器接收所述第二子数据；
第一寄存器，存储来自所述第一双向复用器的所述第一子数据；
第二寄存器，存储来自所述第二双向复用器的所述第二子数据；
第一I/O焊盘，将来自所述第一寄存器的所述第一子数据输出到外部；以及
第二I/O焊盘，将来自所述第二寄存器的所述第二子数据输出到外部。


2.根据权利要求1所述的非易失性存储器器件，还包括：
第二存储器单元阵列，存储第二数据，
其中，所述第二双向复用器接收所述第二数据，并将所述第二数据分发为第三子数据和第四子数据，
所述第一双向复用器接收所述第三子数据，
所述第一寄存器接收并存储来自所述第一双向复用器的所述第三子数据，
所述第二寄存器接收并存储来自所述第二双向复用器的所述第四子数据，并且
所述第一I/O焊盘和所述第二I/O焊盘分别将所述第三子数据和所述第四子数据输出到外部。


3.根据权利要求2所述的非易失性存储器器件，其中，所述第一寄存器包括第一子寄存器和第二子寄存器，
所述第一子寄存器连接到所述第一I/O焊盘的一部分，并且
所述第二子寄存器连接到所述第一I/O焊盘的剩余部分。


4.根据权利要求3所述的非易失性存储器器件，其中，所述第一寄存器是第一寄存器中的一个，并且所述第一I/O焊盘是与所述第一寄存器以一对一的关系进行设置的第一I/O焊盘中的一个。


5.根据权利要求4所述的非易失性存储器器件，其中，所述第二寄存器包括第三子寄存器和第四子寄存器，
所述第三子寄存器连接到所述第二I/O焊盘的一部分，并且
所述第四子寄存器连接到所述第二I/O焊盘的剩余部分。


6.根据权利要求2所述的非易失性存储器器件，还包括：
第二存储器单元阵列，存储第三数据；
第三双向复用器，接收所述第三数据并将所述第三数据分发为第五子数据、第六子数据和第七子数据；
第三寄存器，存储来自所述第三双向复用器的所述第七子数据，以及
第三I/O焊盘，将来自所述第三寄存器的所述第七子数据输出到外部，
其中，所述第三双向复用器将所述第五子数据和所述第六子数据发送到所述第二双向复用器，
所述第二双向复用器将所述第六子数据发送到所述第二寄存器，
所述第二双向复用器将所述第五子数据发送到所述第一双向复用器，
所述第一双向复用器将所述第五子数据发送到所述第一寄存器，
所述第一I/O焊盘将来自所述第一双向复用器的所述第五子数据输出到外部，并且
所述第二I/O焊盘将来自所述第二双向复用器的所述第六子数据输出到外部。


7.根据权利要求6所述的非易失性存储器器件，其中，所述第三寄存器包括第五子寄存器和第六子寄存器，
所述第五子寄存器连接到所述第三I/O焊盘的一部分，并且
所述第六子寄存器连接到所述第三I/O焊盘的剩余部分。


8.根据权利要求7所述的非易失性存储器器件，其中，所述第三寄存器和所述第三I/O焊盘具有一对一的关系。


9.根据权利要求2所述的非易失性存储器器件，其中，所述第一存储器单元阵列包括第一页缓冲器驱动器，
所述第二存储器单元阵列包括第二页缓冲器驱动器，
所述第一双向复用器从所述第一页缓冲器驱动器接收所述第一数据，并且
所述第二双向复用器从所述第二页缓冲器驱动器接收所述第二数据。


10.一种非易失性存储器器件，包括：
第一I/O焊盘，接收第一数据；
第一寄存器，存储所述第一数据并将所述第一数据发送到所述第一I/O焊盘；
第一双向复用器，将所述第一数据发送到所述第一寄存器，所述第一数据包括第一子数据和第二子数据；
第二双向复用器，发送所述第二子数据；
第一存储器单元阵列，存储所述第一子数据并将所述第一子数据发送到所述第一双向复用器；以及
第二存储器单元阵列，存储所述第二子数据并将所述第...

【专利技术属性】
技术研发人员：柳承佑，金相录，田炳宽，郑秉勋，任政燉，崔荣暾，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR