MOSFET芯片制造技术

本发明专利技术涉及一种MOSFET芯片，包括：MOSFET芯片本体，MOSFET芯片本体上包括栅极焊盘、源极焊盘和漏极焊盘，且栅极焊盘、源极焊盘和漏极焊盘中的至少一个包括多个焊盘单元。上述MOSFET芯片，栅极焊盘、源极焊盘和漏极焊盘中的至少一个包括多个焊盘单元，使得当有焊盘单元部分失效时，其他未失效焊盘单元部分依然可以组成较小电流规格芯片使用，避免由于在线缺陷造成整个大电流芯片失效，大大提高大电流规格芯片的良率，降低生产成本。

【技术实现步骤摘要】
MOSFET芯片
本专利技术涉及半导体芯片制造领域，特别是涉及一种MOSFET芯片。
技术介绍
金属氧化物半导体场效应管(英语：Metal-Oxide-SemiconductorField-EffectTransistor,MOSFET)，简称金氧半场效晶体管，是一种可以广泛使用在模拟电路与数字电路的场效晶体管。金属氧化物半导体场效应管依照其“沟道”极性的不同，可分为电子占多数的N沟道型与空穴占多数的P沟道型，通常被称为N型金氧半场效晶体管(NMOSFET)与P型金氧半场效晶体管(PMOSFET)。大电流规格的MOSFET芯片面积相对较大，制造过程中更易出现在线缺陷，导致良率低。
技术实现思路
基于此，针对上述问题，本专利技术提供一种MOSFET芯片。本专利技术提供一种MOSFET芯片，包括：MOSFET芯片本体，所述MOSFET芯片本体上形成有栅极焊盘、源极焊盘和漏极焊盘，且所述栅极焊盘、所述源极焊盘和所述漏极焊盘中的至少一个包括多个焊盘单元。上述MOSFET芯片，所述栅极焊盘、所述源极焊盘和所述漏极焊盘中的至少一个包括多个焊盘单元，使得当有焊盘单元部分失效时，其他未失效焊盘单元部分依然可以组成较小电流规格芯片使用，避免由于在线缺陷造成整个大电流芯片失效，大大提高大电流规格芯片的良率，降低生产成本。在其中一个实施例中，所述栅极焊盘包括至少2个栅极焊盘单元。在其中一个实施例中，还包括栅极多晶硅层，所述栅极多晶硅层包括多个栅极多晶硅层单元。在其中一个实施例中，所述源极焊盘包括至少2个源极焊盘单元。在其中一个实施例中，所述漏极焊盘包括至少2个漏极焊盘单元。在其中一个实施例中，所述栅极焊盘、所述源极焊盘、所述漏极焊盘、多个所述焊盘单元之间包括绝缘隔离结构。在其中一个实施例中，还包括引脚，所述引脚与有效焊盘单元电性连接。在其中一个实施例中，所述焊盘单元的形状包括矩形、圆形、三角形、菱形、梯形或条状。在其中一个实施例中，所述多个焊盘单元的数量包括至少2个。在其中一个实施例中，所述多个焊盘单元呈阵列排布。附图说明图1为本专利技术的MOSFET芯片中栅极焊盘及栅极多晶硅层所呈现的俯视图。图2～图5为本专利技术的MOSFET芯片所呈现的俯视图。图6～图7为本专利技术的MOSFET芯片与引脚连接示意图。图中：10、芯片；20、绝缘隔离结构；30、栅极焊盘；301、栅极焊盘单元；40、源极焊盘；401、源极焊盘单元；4011、无效焊盘单元；4012、有效焊盘单元；501、栅极多晶硅层单元；60、引脚。具体实施方式为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的首选实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容更加透彻全面。除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本专利技术。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。在本专利技术的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。一个实施例，如图2所示，提供一种MOSFET芯片10，包括：MOSFET芯片10本体，MOSFET芯片10本体上形成有栅极焊盘30、源极焊盘40和漏极焊盘，且栅极焊盘30、源极焊盘40和漏极焊盘中的至少一个包括多个焊盘单元。在本实施例中，上述MOSFET芯片10，栅极焊盘30、源极焊盘40和漏极焊盘中的至少一个包括多个焊盘单元，使得当有焊盘单元部分失效时，其他未失效焊盘单元部分依然可以组成较小电流规格芯片10使用，避免由于在线缺陷造成整个大电流芯片10失效，大大提高大电流规格芯片10的良率，降低生产成本。MOSFET芯片10的电流规格大小与芯片10面积有着直接关系，电流规格越大芯片10的面积就越大，但是，芯片10面积越大出现在线缺陷的概率就越大，导致出现源极漏极漏电和源极栅极漏电的概率大，导致大电流规格的芯片10良率低，生产成本增加。而且，MOSFET芯片10内包括很多源极、很多漏极和很多栅极，但是，所有的源极通过一个源极焊盘40引出，所有的漏极通过一个漏极焊盘引出，所有的栅极通过一个栅极焊盘30引出，然后芯片10中只要有一个栅极或一个源极或一个栅极失效就会导致整个芯片10失效，严重影响大电流规格芯片10的良率。其中，在线缺陷指的是生产过程中引入的缺陷，诸如灰尘颗粒，有机物，金属杂质等。在一个实施例中，焊盘单元包括栅极焊盘30单元、源极焊盘单元401或漏极焊盘单元。在一个实施例中，栅极焊盘30包括至少2个栅极焊盘30单元。在一个实施例中，栅极焊盘30包括栅极焊盘金属层。在本实施例中，使得当有栅极焊盘30单元部分失效时，其他未失效栅极焊盘30单元部分依然可以组成较小电流规格芯片10使用，避免由于栅极源极漏电造成整个大电流芯片10失效，大大提高大电流规格芯片10的良率，降低生产成本。在一个实施例中，栅极焊盘30位于芯片10的正面。在一个实施例中，栅极焊盘30位于芯片10的边缘位置。在一个实施例中，栅极焊盘30位于芯片10的中心位置。在一个实施例中，MOSFET芯片10本体上还包括栅极多晶硅层。在其中一个实施例中，栅极多晶硅层包括多个栅极多晶硅层单元501。在其中一个实施例中，如图1所示，栅极多晶硅层包括4个栅极多晶硅层单元501。在一个实施例中，栅极多晶硅层包括第一栅极多晶硅层、第二栅极多晶硅层、第三栅极多晶硅层和第四栅极多晶硅层。在其中一个实施例中，栅极多晶硅层位于栅极焊盘30下方。在其中一个实施例中，多个栅极多晶硅层单元501阵列排布，多个栅极焊盘单元301位于多个栅极多晶硅层单元501上方，其中，栅极焊盘单元301与栅极多晶硅层单元一一对应。在一个实施例中，源极焊盘40包括至少2个源极焊盘单元401。在一个实施例中，源极焊盘40包括源极焊盘金属层。在本实施例中，使得当有源极焊盘单元401部分失效时，其他未失效源极焊盘单元401部分依然可以组成较小电流规格芯片10使用，避免由于源极漏极漏电造成整个大电流芯片10失效，大大提高大电流规格芯片10的良率，降低生产成本。在一个实施例中，源极焊盘40包括4个源极焊盘单元401。在一个实施例中，源极焊盘40包括第一源极焊盘40、第二源极焊盘40、第三源极焊盘40和第四源极焊盘40。在另一个实施例中，源极焊盘40包括本文档来自技高网...

【技术保护点】
1.一种MOSFET芯片，其特征在于，包括：/nMOSFET芯片本体，所述MOSFET芯片本体上形成有栅极焊盘、源极焊盘和漏极焊盘，且所述栅极焊盘、所述源极焊盘和所述漏极焊盘中的至少一个包括多个焊盘单元。/n

【技术特征摘要】
1.一种MOSFET芯片，其特征在于，包括：
MOSFET芯片本体，所述MOSFET芯片本体上形成有栅极焊盘、源极焊盘和漏极焊盘，且所述栅极焊盘、所述源极焊盘和所述漏极焊盘中的至少一个包括多个焊盘单元。


2.根据权利要求1所述的MOSFET芯片，其特征在于，所述栅极金属层焊盘包括至少2个栅极焊盘单元。


3.根据权利要求1所述的MOSFET芯片，其特征在于，还包括栅极多晶硅层，所述栅极多晶硅层包括多个栅极多晶硅层单元。


4.根据权利要求1所述的MOSFET芯片，其特征在于，所述源极焊盘包括至少2个源极焊盘单元。


5.根据权利要求1所述的MOSFET芯片，其特征在于，所述漏...

【专利技术属性】
技术研发人员：马万里，李双，马云骁，
申请(专利权)人：深圳市昭矽微电子科技有限公司，
类型：发明
国别省市：广东;44