半导体结构制造技术

本实用新型专利技术涉及一种半导体结构，包括：基底，基底内形成有若干个间隔排布的有源区；若干个平行间隔排布的栅极结构，位于基底内；位线接触结构，位于基底内；绝缘衬垫层，位于基底内，且位于位线接触结构与栅极结构之间，以将位线接触结构与栅极结构绝缘隔离。使得位线接触结构与栅极结构之间被绝缘衬垫层隔开，两者即使存在交错的部分也不易出现短路或者产生较高的寄生电容，因此位线接触结构能够向有源区深处延伸，而栅极结构内的导电结构能够向有源区上表面延伸，绝缘衬垫层在隔开栅极结构和位线接触结构的同时也隔开了横跨同一有源区的相邻栅极结构，减小了相邻栅极结构的相互影响，减轻存储器产生漏洞的风险。

【技术实现步骤摘要】
半导体结构
本技术涉及半导体领域，特别是涉及一种半导体结构。
技术介绍
半导体结构中通常包括字线和位线接触结构，由于字线和位线接触结构过于靠近可能会短路或产生过高的寄生电容，因此在制备时为了减少这些故障，会拉开了字线和位线接触结构的距离，出现位线接触结构不深入有源区而字线深埋有源区的情况，导致位元线接触窗无法深入到有源区深处。
技术实现思路
基于此，有必要针对上述问题，提供一种半导体结构。一种半导体结构，包括：基底，所述基底内形成有若干个间隔排布的有源区；栅极结构，位于所述基底内，且同一所述有源区中至少间隔排布有一组所述栅极结构；绝缘衬垫层，所述绝缘衬垫层位于所述栅极结构之间，且所述绝缘衬垫层的底表面要低于所述栅极结构的顶表面；位线接触结构，位于同一所述有源区上相邻的一组所述栅极结构之间的所述绝缘衬垫层中，且所述位线接触结构的底表面与所述栅极结构之间的所述有源区接触。通过上述技术方案，使得位线接触结构与栅极结构之间被绝缘衬垫层隔开，两者即使存在交错的部分也不易出现短路或者产生较高的寄生电容，因此位线接触结构能够向有源区深处延伸，而栅极结构的导电部分能够向有源区上表面延伸，绝缘衬垫层在隔开栅极结构和位线接触结构的同时也隔开了横跨同一有源区的相邻栅极结构，减小了相邻栅极结构的相互影响，减轻存储器产生漏洞的风险。在其中一个实施例中，所述绝缘衬垫层的底表面为连续的非平面表面。在其中一个实施例中，所述绝缘衬垫层的底表面还同时位于部分所述栅极结构上，且位于所述栅极结构上的所述绝缘衬垫层的底表面低于位于所述有源区上的所述绝缘衬垫层的底表面。在其中一个实施例中，所述绝缘衬垫层的底表面不高于所述栅极结构的底表面。在其中一个实施例中，所述绝缘衬垫层包括二氧化硅层、氮化硅层、氮氧化硅层、碳化硅层及高k介质层中的至少一种。在其中一个实施例中，所述绝缘衬垫层内形成有空气隙。在其中一个实施例中，所述位线接触结构的高宽比为2:1～10:1。在其中一个实施例中，所述基底内还形成有源区及漏区；所述漏区位于所述位线接触结构的下方，且与所述位线接触结构的底部相接触；所述源区位于所述栅极结构远离所述漏区的一侧。在其中一个实施例中，所述栅极结构包括第一导电层、第二导电层、栅极氧化层及覆盖介质层；所述第一导电层位于所述第二导电层与所述栅极氧化层之间，所述覆盖介质层覆盖所述第一导电层及所述第二导电层的顶部，所述栅极氧化层位于所述第一导电层与所述基底之间及所述覆盖介质层与所述基底之间。在其中一个实施例中，所述第二导电层的高度为所述栅极结构的高度的1/3～3/4；所述源区的深度为所述栅极结构的高度的1/3～2/3。附图说明图1为本技术一个实施例中展示半导体结构制备方法的流程图；图2为本技术另一个实施例中展示半导体结构制备方法的流程图；图3为本技术一个实施例中形成栅极结构后所得结构的俯视结构示意图；图4为图3中AA方向的截面结构示意图；图5为本技术一个实施例中形成凹槽后的截面结构示意图；图6为本技术一个实施例中形成绝缘衬垫材料层后的截面结构示意图；图7为本技术的一个实施例中形成位线接触孔后的截面结构示意图；图8为本技术的一个实施例中形成漏区后的截面结构示意图；图9为本技术的一个实施例中形成位线接触结构后的截面结构示意图；图10为本技术的一个实施例中形成源区后的截面结构示意图；图11为本技术的另一个实施例中形成源区后的截面结构示意图。具体实施方式为了便于理解本技术，下面将参照相关附图对本技术进行更全面的描述。附图中给出了本技术的首选实施例。但是，本技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本技术的公开内容更加透彻全面。除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的
的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。在本技术的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。如图1所示，本技术提供了一种半导体结构制备方法，具体包括以下步骤：步骤S10：提供基底10，基底10内形成有若干个间隔排布的有源区11；步骤S20：于基底10内形成有若干个间隔排布的栅极结构12，且同一有源区11中至少间隔排布有一组栅极结构12；步骤S30：于基底10内形成凹槽13，凹槽13位于同一有源区11的两栅极结构12之间；步骤S40：于凹槽13内形成绝缘衬垫材料层21；步骤S50：于绝缘衬垫材料层内形成位线接触孔15；步骤S60：于位线接触孔15内形成位线接触结构16。对于步骤S10，如图3所示，在一个可选的实施例中，具体的，基底10可以为体硅衬底、绝缘体上硅衬底或者包括III族、IV族和V族的其他半导体材料，有源区11可以为掺杂有磷离子的区域，形成于基底10内，于基底10内间隔排布。对于步骤S20，在一个可选的实施例中，具体的包括以下步骤：步骤S201：刻蚀基底10形成沟槽；步骤S202：于沟槽内壁上形成栅极氧化层17；步骤S203：于栅极氧化层17内表面形成第一导电层18；步骤S204：于第一导电层18内表面形成第二导电层19；步骤S205：于第一导电层18及第二导电层19的顶部形成覆盖介质层20，如图4所述。具体的，第一导电层18、第二导电层19、栅极氧化层17及覆盖介质层20共同组成长条状的栅极结构12，栅极结构12的长度方向与有源区11的延伸方向相交，且相交角度可以为60°或90°；栅极氧化层17为将第一导电层18和基底10隔开的氧化介质层，可以为二氧化硅，纵截面可以呈但不仅限于U字型；第一导电层18可以为氮化钛，纵截面也可以呈但不仅限于U字型，第二导电层19可以为金属钨，第二导电层19填满第一导电层18的凹槽部分，且第二导电层19的顶部高于第一导电层18的顶部。具体的，如图3所示，每两个栅极结构12横跨同一有源区11。对于步骤S30，具体的，在一个可选的实施例中包括以下步骤：步骤S301：于基底10表面形成第一图形掩膜层，第一图形掩膜层的开口暴露横跨同一有源区11的相邻两栅极结构12之间的有源区11；步骤S302：根据第一图形掩膜层刻蚀有源区11形成刻蚀槽；...

【技术保护点】
1.一种半导体结构，其特征在于，包括：/n基底，所述基底内形成有若干个间隔排布的有源区；/n栅极结构，位于所述基底内，且同一所述有源区中至少间隔排布有一组所述栅极结构；/n绝缘衬垫层，所述绝缘衬垫层位于所述栅极结构之间，且所述绝缘衬垫层的底表面要低于所述栅极结构的顶表面；/n位线接触结构，位于同一所述有源区上相邻的一组所述栅极结构之间的所述绝缘衬垫层中，且所述位线接触结构的底表面与所述栅极结构之间的所述有源区接触。/n

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
基底，所述基底内形成有若干个间隔排布的有源区；
栅极结构，位于所述基底内，且同一所述有源区中至少间隔排布有一组所述栅极结构；
绝缘衬垫层，所述绝缘衬垫层位于所述栅极结构之间，且所述绝缘衬垫层的底表面要低于所述栅极结构的顶表面；
位线接触结构，位于同一所述有源区上相邻的一组所述栅极结构之间的所述绝缘衬垫层中，且所述位线接触结构的底表面与所述栅极结构之间的所述有源区接触。


2.根据权利要求1所述的半导体结构，其特征在于，所述绝缘衬垫层的底表面为连续的非平面表面。


3.根据权利要求1所述的半导体结构，其特征在于，所述绝缘衬垫层的底表面还同时位于部分所述栅极结构上，且位于所述栅极结构上的所述绝缘衬垫层的底表面低于位于所述有源区上的所述绝缘衬垫层的底表面。


4.根据权利要求1所述的半导体结构，其特征在于，所述绝缘衬垫层的底表面不高于所述栅极结构的底表面。


5.根据权利要求1所述的半导体结构，其特征在于，所述绝缘衬垫层包括二氧化硅层、氮化硅...

【专利技术属性】
技术研发人员：吴秉桓，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽;34