阶梯型混合栅p-GaN氮化镓基晶体管结构及制作方法技术

本公开提供了一种阶梯型混合栅p‑GaN氮化镓基晶体管结构及制作方法，其阶梯型混合栅p‑GaN氮化镓基晶体管结构自下而上顺次包括：衬底、成核层、高阻层、高迁移率层和势垒层；还包括：p型GaN帽层、源极、漏极、绝缘介质层和栅极；p型GaN帽层、源极和漏极，分别制作在势垒层上面；绝缘介质层分别制作在势垒层和p型GaN帽层上；制作在势垒层上的绝缘介质层位于p型GaN帽层、源极和漏极间；在p型GaN帽层上制作的至少两个高度不同的绝缘介质层；栅极制作在p型GaN帽层和制作在p型GaN帽层上的绝缘介质层上面。本公开利于减小器件栅极漏电，改善器件栅极击穿特性，增加器件的栅压摆幅，增加器件阈值电压，提高氮化镓基器件的输出电流和可靠性。

【技术实现步骤摘要】
阶梯型混合栅p-GaN氮化镓基晶体管结构及制作方法
本公开涉及半导体领域，尤其涉及一种阶梯型混合栅p-GaN氮化镓基晶体管结构及制作方法。
技术介绍
由于氮化镓基高电子迁移率晶体管(GaNHEMTs)卓越的性能，例如高耐压、高频率、低的导通电阻等，GaNHEMTs在功率开关系统中有极大的前途。为了避免噪声引起的误操作，GaNHEMTs器件被要求是常关型的，并且要求有一个大的阈值电压。目前实现增强型器件最常用的方法是采用p型GaN帽层来耗尽沟道的二维电子气。但是传统的肖特基栅极或者欧姆栅极p-GaNHEMTs器件，器件的阈值电压较低，栅极泄漏电流大。因此，需要提高器件的阈值电压，减小器件的栅极泄漏电流，增加器件的栅压摆幅，从而解决以上问题。
技术实现思路
(一)要解决的技术问题本公开提供了一种阶梯型混合栅p-GaN氮化镓基晶体管结构及制作方法，以至少部分解决以上所提出的技术问题。(二)技术方案根据本公开的一个方面，提供了一种阶梯型混合栅p-GaN氮化镓基晶体管结构，自下而上顺次包括：衬底本文档来自技高网...

【技术保护点】
1.一种阶梯型混合栅p-GaN氮化镓基晶体管结构，其中，自下而上顺次包括：衬底、成核层、高阻层、高迁移率层和势垒层；还包括：/np型GaN帽层、源极和漏极，分别制作在所述势垒层上面；/n绝缘介质层，分别制作在所述势垒层和所述p型GaN帽层上；制作在所述势垒层上的所述绝缘介质层位于所述p型GaN帽层、所述源极和所述漏极间；在所述p型GaN帽层上制作至少两个高度不同的所述绝缘介质层；/n栅极，制作在所述p型GaN帽层和制作在所述p型GaN帽层上的所述绝缘介质层上面。/n

【技术特征摘要】
1.一种阶梯型混合栅p-GaN氮化镓基晶体管结构，其中，自下而上顺次包括：衬底、成核层、高阻层、高迁移率层和势垒层；还包括：
p型GaN帽层、源极和漏极，分别制作在所述势垒层上面；
绝缘介质层，分别制作在所述势垒层和所述p型GaN帽层上；制作在所述势垒层上的所述绝缘介质层位于所述p型GaN帽层、所述源极和所述漏极间；在所述p型GaN帽层上制作至少两个高度不同的所述绝缘介质层；
栅极，制作在所述p型GaN帽层和制作在所述p型GaN帽层上的所述绝缘介质层上面。


2.根据权利要求1所述的阶梯型混合栅p-GaN氮化镓基晶体管结构，其中，所述p型GaN帽层上的所述绝缘介质层的高度范围为1nm～500nm。


3.根据权利要求1所述的阶梯型混合栅p-GaN氮化镓基晶体管结构，其中，所述p型GaN帽层上的所述绝缘介质层的长度范围为1nm～10000nm。


4.根据权利要求1所述的阶梯型混合栅p-GaN氮化镓基晶体管结构，其中，所述绝缘介质层材料为SiN、SiO2、Al2O3和HfO2中一种或多种。


5.根据权利要求1所述的阶梯型混合栅p-GaN氮化镓基晶体管结构，其中，所述成核层、所述高阻层、所述高迁移率层和所述势垒层的材料为AlGaN、InGaN、InAlN、GaN、AlN、InN中一种或多种，所述成核层、所述高阻层、所述高迁移率层和所述势垒层的厚度范围为1nm～500nm。


6.根据权利要求1所述的阶梯型混合栅p-GaN氮化镓基...

【专利技术属性】
技术研发人员：王晓亮，牛迪，王权，李巍，肖红领，冯春，姜丽娟，王茜，刘宏新，
申请(专利权)人：中国科学院半导体研究所，
类型：发明
国别省市：北京;11