半导体器件制造技术

一种半导体器件包括：衬底上沿第一方向延伸的有源区；衬底上与有源区相交并沿第二方向延伸的栅结构；以及在栅结构的至少一侧的有源区上的源/漏区，其中源/漏区包括：在第一方向上彼此间隔开的多个第一外延层，该多个第一外延层包括第一导电类型的第一杂质；以及填充该多个第一外延层之间的空间的第二外延层，第二外延层包括第一导电类型的第二杂质。

【技术实现步骤摘要】
半导体器件相关申请的交叉引用题为“半导体器件”的向韩国知识产权局于2019年1月8日提交的韩国专利申请号10-2019-0002425、于2019年1月25日提交的韩国专利申请号10-2019-0009967以及于2019年6月11日提交的韩国专利申请号10-2019-0068894的全部内容通过引用的方式并入本文。
实施例涉及一种半导体器件。
技术介绍
随着对半导体器件的高性能、高速度、多功能等的需求不断地增加，半导体器件的集成密度也随之增大。为了满足对半导体器件的高集成度的需求，已经研发出了具有精细图案的半导体器件，并且图案之间可以具有精细的宽度或精细的间隔距离。
技术实现思路
实施例可以通过提供一种半导体器件来实现，该半导体器件包括：衬底上沿第一方向延伸的有源区；衬底上与有源区相交并沿第二方向延伸的栅结构；以及在栅结构的至少一侧的有源区上的源/漏区，其中源/漏区包括：在第一方向上彼此间隔开的多个第一外延层，该多个第一外延层包括第一导电类型的第一杂质；以及填充该多个第一外延层之间的空间的第二外延层，第二外延层包括第一导电类型的第二杂质。实施例可以通过提供一种半导体器件来实现，该半导体器件包括：衬底上沿第一方向延伸的有源区；有源区上的多个沟道层，该多个沟道层在垂直于第一方向的第三方向上彼此间隔开；衬底上与有源区和该多个沟道层相交并沿第二方向延伸的栅结构，栅结构围绕该多个沟道层；以及在栅结构的至少一侧的有源区上的源/漏区，源/漏区与该多个沟道层接触，其中源/漏区包括：该多个沟道层在第一方向上彼此面对的侧表面上的多个第一外延层，该多个第一外延层中的每一个包括第一导电类型的第一杂质；以及第二外延层，第二外延层填充该多个第一外延层之间的空间并且包括第一导电类型的第二杂质。实施例可以通过提供一种半导体器件来实现，该半导体器件包括：在衬底上沿第一方向延伸并且具有沟道区的有源结构；与沟道区相交并沿第二方向延伸的栅结构；以及栅结构两侧的源/漏区，其中每一个源/漏区包括：第一半导体层，第一半导体层包括第一浓度的第一杂质；以及第一半导体层与沟道区之间的多个第二半导体层，该多个第二半导体层彼此分离以分别与沟道区接触，并且包括第二浓度的第二杂质，第二浓度低于第一浓度。附图说明通过参考附图详细地描述示例性实施例，本领域技术人员将清楚各特征，附图中：图1示出了根据示例性实施例的半导体器件的平面图；图2示出了根据示例性实施例的半导体器件的截面图；图3A和图3B示出了根据示例性实施例的半导体器件的放大图；图4示出了根据示例性实施例的半导体器件的截面图；图5示出了根据示例性实施例的半导体器件中的源/漏区的杂质浓度的曲线图；图6A至图6G按顺序示出了根据示例性实施例的制造半导体器件的方法中一些阶段的截面图；图7示出了根据示例性实施例的半导体器件的平面图；图8示出了根据示例性实施例的半导体器件的截面图；图9至图11示出了根据示例性实施例的半导体器件的截面图；图12A和图12B示出了根据示例性实施例的半导体器件的截面图；图13示出了根据示例性实施例的半导体器件的截面图；以及图14A至图14L按顺序示出了根据示例性实施例的制造半导体器件的方法中一些阶段的截面图。具体实施方式图1示出了根据示例性实施例的半导体器件的平面图。图2示出了根据示例性实施例的半导体器件的截面图。例如，图2示出了图1的半导体器件沿线I-I′和II-II′截取的截面图。为了便于描述，在图1和图2中仅示出了半导体器件的主要元件。参照图1和图2，半导体器件100可以包括衬底101、有源区105、器件隔离层110、源/漏区150、栅结构160、接触塞180和层间绝缘层190。半导体器件100可以包括FinFET器件，即，有源区105具有鳍结构的晶体管。FinFET器件可以包括在彼此相交的有源区105和栅结构160周围的晶体管。例如，晶体管可以是NMOS晶体管。衬底101可以具有在x方向和y方向上延伸的上表面(例如，可以位于由x方向和y方向形成的平面中)。衬底101可以包括半导体材料，例如IV族半导体、III-V族化合物半导体或II-VI族化合物半导体。在一种实施方式中，IV族半导体可以包括例如硅、锗或硅锗。衬底101可以没置为例如体晶片、外延层、绝缘体上硅(SOI)层、绝缘体上半导体(SeOI)层等。器件隔离层110可以在衬底101上限定有源区105。可以通过例如浅沟槽隔离(STI)工艺形成器件隔离层110。在一种实施方式中，器件隔离层110还可以包括进一步朝向衬底101的下部延伸的区域。在一种实施方式中，器件隔离层110可以具有弯曲的上表面，其高度(例如，在z方向上相对于衬底101的高度)可以朝着有源区105增加。器件隔离层110可以由绝缘材料形成。器件隔离层110可以由例如氧化物、氮化物或其组合形成。有源区105可以由器件隔离层110限定，并且可以在衬底101中或衬底101上沿第一方向(例如，x方向)延伸。有源区105可以从衬底101突出(例如，沿z方向)。有源区105的上端可以远离器件隔离层110的上表面或者在器件隔离层110的上表面上方突出一定高度(例如，沿z方向)。在一种实施方式中，有源区105可以是衬底101的一部分，或者可以包括从衬底101生长的外延层。在栅结构160的两侧区域中或在栅结构160的两侧区域处，有源区105在衬底上101的一部分可以是凹入的，并且源/漏区150可以处于凹入的有源区105中。有源区105可以包括含杂质的掺杂区105D。掺杂区105D可以处于其中设置或包含了源/漏区150的凹入区的外部区域中(例如，在外侧)，使得掺杂区105D可以与源/漏区150接触。掺杂区105D可以包括导电类型与源/漏区150中包括的杂质的导电类型相同且浓度低于源/漏区150中包括的杂质的浓度的杂质。在一种实施方式中，掺杂区105D可以是源/漏区150的一部分。在一种实施方式中，掺杂区105D可以包括第一杂质，例如砷(As)，并且砷(As)可以以约1×1015/cm3至2×1015/cm3的浓度掺杂。与单个源/漏区150接触的掺杂区105D可以在一个方向(例如，x方向)上彼此间隔开，并且可以位于该源/漏区150的两侧壁上。在一种实施方式中，可以省略掺杂区105D。源/漏区150可以位于栅结构160两侧其中有源区105凹入的凹入区中。凹入区可以在x方向上延伸(例如，在栅结构160之间)，并且可以具有在沿x方向截取的两端上的内侧壁以及在内侧壁之间的底表面。源/漏区150可以是晶体管的源区或漏区。源/漏区150的上表面所在的高度可以类似或高于(例如，距离衬底101更远)栅结构160的下表面的高度。在示例性实施例中，源/漏区150和栅结构160的相对高度可以改变。在一种实施方式中，源/漏区150可以具有抬升源/漏形式，在这种形式中，源/漏区15本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n衬底上沿第一方向延伸的有源区；/n所述衬底上与所述有源区相交并沿第二方向延伸的栅结构；以及/n在所述栅结构的至少一侧的所述有源区上的源/漏区，/n其中所述源/漏区包括：/n在所述第一方向上彼此间隔开的多个第一外延层，所述多个第一外延层包括第一导电类型的第一杂质；以及/n填充所述多个第一外延层之间的空间的第二外延层，所述第二外延层包括所述第一导电类型的第二杂质。/n

【技术特征摘要】
20190108 KR 10-2019-0002425;20190125 KR 10-2019-001.一种半导体器件，包括：
衬底上沿第一方向延伸的有源区；
所述衬底上与所述有源区相交并沿第二方向延伸的栅结构；以及
在所述栅结构的至少一侧的所述有源区上的源/漏区，
其中所述源/漏区包括：
在所述第一方向上彼此间隔开的多个第一外延层，所述多个第一外延层包括第一导电类型的第一杂质；以及
填充所述多个第一外延层之间的空间的第二外延层，所述第二外延层包括所述第一导电类型的第二杂质。


2.根据权利要求1所述的半导体器件，其中：
所述多个第一外延层中的每一个包括第一浓度的所述第一杂质；并且
所述第二外延层包括第二浓度的所述第二杂质，所述第二浓度高于所述第一浓度。


3.根据权利要求1所述的半导体器件，其中：
所述第一杂质包括砷As，并且
所述第二杂质包括磷P。


4.根据权利要求1所述的半导体器件，其中：
所述多个第一外延层是SiAs层，并且
所述第二外延层是SiP层。


5.根据权利要求1所述的半导体器件，其中：
所述有源区包括与所述多个第一外延层相接触的掺杂区，所述掺杂区包括所述第一杂质，并且
所述掺杂区在所述第一方向上彼此间隔开。


6.根据权利要求5所述的半导体器件，其中：
所述多个第一外延层中的每一个包括第一浓度的所述第一杂质，并且
所述掺杂区中的每一个包括第三浓度的所述第一杂质，所述第三浓度低于所述第一浓度。


7.根据权利要求1所述的半导体器件，其中：
所述有源区包括在所述栅结构的所述至少一侧从其上表面凹入的凹入区，并且
所述源/漏区位于所述凹入区中。


8.根据权利要求7所述的半导体器件，其中：
所述多个第一外延层位于所述凹入区的两个侧壁中的每一个侧壁上，并且
所述第二外延层填充所述凹入区的其余部分。


9.根据权利要求1所述的半导体器件，其中：
所述多个第一外延层还包括所述第二杂质，并且
所述第二外延层还包括所述第一杂质。


10.根据权利要求9所述的半导体器件，其中所述第一杂质在所述多个第一外延层、所述第二外延层和所述有源区中的浓度在所述多个第一外延层中具有最大值。


11.根据权利要求1所述的半导体器件，还包括所述有源区上的多个沟道层，所述多个沟道层在与所述第一方向和所述第二方向垂...

【专利技术属性】
技术研发人员：张星旭，金奇奂，郑秀珍，金奉秀，曹荣大，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR