半导体器件制造技术

半导体器件包括：有源区，其在衬底上在第一方向上延伸；沟道层，其位于有源区上并竖直地间隔开；栅极结构，其与有源区和沟道层交叉，栅极结构在第二方向上延伸并围绕沟道层；以及源/漏区，其位于栅极结构的一侧的有源区上，源/漏区接触沟道层，源/漏区包括第一外延层和第二外延层，第一外延层具有第一成分并包括第一层和第二层，所述第一层位于沟道层的侧表面上，所述第二层位于源/漏区的下端的有源区上，第二外延层具有与第一成分不同的第二成分，第二外延层在第一方向上位于第一外延层之间，并在第三方向上竖直地位于第一外延层之间。

【技术实现步骤摘要】
半导体器件相关申请的交叉引用在韩国知识产权局提交的且标题为“SemiconductorDevices(半导体器件)”的于2019年1月8日提交的韩国专利申请No.10-2019-0002425、于2019年1月25日提交的韩国专利申请No.10-2019-0009967和于2019年6月11日提交的韩国专利申请No.10-2019-0068893以引用方式全部并入本文中。
示例实施例涉及一种半导体器件。
技术介绍
随着对半导体器件的高性能、高速度、多功能等的需求的增加，半导体器件的集成密度已经提高。为了满足对半导体器件的高集成密度的需求，已经开发了具有精细图案的半导体器件，并且实施具有精细宽度或其间的精细间距的图案已经变得很重要。另外，为了克服对于减小尺寸的平面金属氧化物半导体FET(MOSFET)的操作性能的限制，已经进行了包括具有三维沟道的鳍型FET(FinFET)的半导体器件的开发。
技术实现思路
实施例涉及一种半导体器件，包括：有源区，其在衬底上在第一方向上延伸；多个沟道层，其位于有源区上并彼本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n有源区，其在衬底上在第一方向上延伸；/n多个沟道层，其位于所述有源区上，并彼此竖直地间隔开；/n栅极结构，其与所述有源区和所述多个沟道层交叉，所述栅极结构在所述衬底上在第二方向上延伸并围绕所述多个沟道层；以及/n源/漏区，其在所述栅极结构的至少一侧位于所述有源区上，所述源/漏区与所述多个沟道层接触，所述源/漏区包括：/n各个第一外延层，其具有第一成分并包括第一层和第二层，所述第一层位于所述多个沟道层的在所述第一方向上取得的侧表面上，所述第二层在所述源/漏区的下端处位于所述有源区上；以及/n第二外延层，其具有与所述第一成分不同的第二成分，所述第二外延层在所述第一方向...

【技术特征摘要】
20190108 KR 10-2019-0002425;20190125 KR 10-2019-001.一种半导体器件，包括：
有源区，其在衬底上在第一方向上延伸；
多个沟道层，其位于所述有源区上，并彼此竖直地间隔开；
栅极结构，其与所述有源区和所述多个沟道层交叉，所述栅极结构在所述衬底上在第二方向上延伸并围绕所述多个沟道层；以及
源/漏区，其在所述栅极结构的至少一侧位于所述有源区上，所述源/漏区与所述多个沟道层接触，所述源/漏区包括：
各个第一外延层，其具有第一成分并包括第一层和第二层，所述第一层位于所述多个沟道层的在所述第一方向上取得的侧表面上，所述第二层在所述源/漏区的下端处位于所述有源区上；以及
第二外延层，其具有与所述第一成分不同的第二成分，所述第二外延层在所述第一方向上插设于所述第一外延层之间，并在第三方向上插设于所述第一外延层之间，其中，所述第三方向是与所述第一方向和所述第二方向垂直的竖直方向。


2.根据权利要求1所述的半导体器件，其中，所述第一层在沿所述第三方向向上和向下设置的所述多个沟道层之间彼此分隔开，并且与所述第二层分隔开。


3.根据权利要求1所述的半导体器件，其中，在平面上，所述第一外延层的至少部分与所述第二外延层重叠。


4.根据权利要求1所述的半导体器件，还包括：
内部间隔件层，其在所述多个沟道层中的每一个的下表面上设置在所述栅极结构的在所述第一方向上取得的相对侧，并具有与所述多个沟道层的所述侧表面实质上共面的外部侧表面。


5.根据权利要求4所述的半导体器件，其中，所述第一层从由所述内部间隔件层和所述多个沟道层形成的侧表面朝向所述第二外延层突出。


6.根据权利要求4所述的半导体器件，其中，所述第一层的在所述第一方向上取得的侧表面被所述第二外延层、所述多个沟道层和所述内部间隔件层围绕。


7.根据权利要求1所述的半导体器件，其中，所述第一外延层包括第一杂质，并且所述第二外延层包括与所述第一杂质不同的第二杂质。


8.根据权利要求7所述的半导体器件，其中，所述第一外延层中的每一个以第一浓度包括所述第一杂质，并且所述第二外延层以高于所述第一浓度的第二浓度包括所述第二杂质。


9.根据权利要求8所述的半导体器件，其中，所述第二浓度在所述第一浓度的10倍至20倍的范围内。


10.根据权利要求1所述的半导体器件，
其中，所述第一外延层和所述第二外延层包括第一杂质，并且
其中，所述第一外延层中的每一个以第一浓度包括所述第一杂质，并且所述第二外延层以高于所述第一浓度的第二浓度包括所述第一杂质。


11.根据权利要求10所述的半导体器件，其中，所述第一杂质包括砷和磷中的至少一种。


12.根据权利要求1所述的半导体器件，其中，所述第一外延层和所述第二外延层中的每一个为SiAs、SiP、SiPC、SiC、SiPAs和SiGeP中的一种。


13.根据权利要求1所述的半导体器件，其中，所述源/漏区还包括第三外延层，所述第三外延层设置在所述第一层与所述多个沟道层之间以及所述第二层与所述有源区之间。


14.根据权利要求13所述的半导体器件，其中...

【专利技术属性】
技术研发人员：张星旭，曹荣大，金奇奂，郑秀珍，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR