半导体器件制造技术

半导体器件包括：有源区，其在衬底上在第一方向上延伸；沟道层，其位于有源区上并竖直地间隔开；栅极结构，其与有源区和沟道层交叉，栅极结构在第二方向上延伸并围绕沟道层；以及源/漏区，其位于栅极结构的一侧的有源区上，源/漏区接触沟道层，源/漏区包括第一外延层和第二外延层，第一外延层具有第一成分并包括第一层和第二层，所述第一层位于沟道层的侧表面上，所述第二层位于源/漏区的下端的有源区上，第二外延层具有与第一成分不同的第二成分，第二外延层在第一方向上位于第一外延层之间，并在第三方向上竖直地位于第一外延层之间。

【技术实现步骤摘要】
半导体器件相关申请的交叉引用在韩国知识产权局提交的且标题为“SemiconductorDevices(半导体器件)”的于2019年1月8日提交的韩国专利申请No.10-2019-0002425、于2019年1月25日提交的韩国专利申请No.10-2019-0009967和于2019年6月11日提交的韩国专利申请No.10-2019-0068893以引用方式全部并入本文中。
示例实施例涉及一种半导体器件。
技术介绍
随着对半导体器件的高性能、高速度、多功能等的需求的增加，半导体器件的集成密度已经提高。为了满足对半导体器件的高集成密度的需求，已经开发了具有精细图案的半导体器件，并且实施具有精细宽度或其间的精细间距的图案已经变得很重要。另外，为了克服对于减小尺寸的平面金属氧化物半导体FET(MOSFET)的操作性能的限制，已经进行了包括具有三维沟道的鳍型FET(FinFET)的半导体器件的开发。
技术实现思路
实施例涉及一种半导体器件，包括：有源区，其在衬底上在第一方向上延伸；多个沟道层，其位于有源区上并彼此竖直地间隔开；栅极结构，其与有源区和多个沟道层交叉，栅极结构在衬底上在第二方向上延伸，并围绕多个沟道层；以及源/漏区，其位于栅极结构的至少一侧的有源区上，源/漏区与多个沟道层接触，源/漏区包括：各个第一外延层，其具有第一成分并包括第一层和第二层，所述第一层位于多个沟道层的在第一方向上取得的侧表面上，所述第二层位于源/漏区的下端的有源区上；以及第二外延层，其具有与第一成分不同的第二成分，第二外延层在第一方向上插设于第一外延层之间，并在第三方向上竖直地插设于第一外延层之间，其中，第三方向与第一方向和第二方向垂直。实施例还涉及一种半导体器件包括：有源区；多个沟道层，其位于有源区上并彼此竖直地间隔开；栅极结构，其围绕多个沟道层的上表面、下表面和在第一方向上截取的侧表面；以及源/漏区，其位于栅极结构的至少一侧的有源区上，源/漏区与多个沟道层接触，源/漏区包括：至少一个第一外延层，其具有第一成分，并覆盖多个沟道层在第二方向上取得的侧表面，并且覆盖源/漏区的下端的有源区的上表面的至少一部分；以及第二外延层，其具有与第一成分不同的第二成分，第二外延层层叠在第一外延层上，并比多个沟道层的最上表面更向上延伸。实施例还涉及一种半导体器件，包括：有源区，其在衬底上在第一方向上延伸；多个沟道层，其位于有源区上并彼此竖直地间隔开；栅极结构，其与有源区和多个沟道层交叉，栅极结构在衬底上在第二方向上延伸并围绕多个沟道层；内部间隔件层，其位于栅极结构的在第一方向上取得的相对侧，内部间隔件层设置在多个沟道层中的每一个的下部中；以及源/漏区，其位于栅极结构的至少一侧的有源区上，源/漏区与多个沟道层接触并包括多个外延层，并且具有与内部间隔件层和多个沟道层在第三方向上的竖直布置对应的浓度梯度，其中，第三方向与第一方向和第二方向垂直。附图说明通过参照附图详细地描述示例实施例，特征对本领域技术人员而言将变得显而易见，在附图中：图1示出了根据示例实施例的半导体器件的平面图；图2示出了根据示例实施例的半导体器件的截面图；图3示出了根据示例实施例的半导体器件的一部分的放大图；图4A至图5B示出了根据示例实施例的包括在半导体器件中的源/漏区中的杂质的浓度的分布的示图；图6示出了根据示例实施例的半导体器件的一部分的放大图；图7示出了根据示例实施例的半导体器件的截面图；图8示出了根据示例实施例的半导体器件的一部分的放大图；图9示出了根据示例实施例的半导体器件的一部分的放大图；图10A至图10C示出了根据示例实施例的半导体器件的截面图；图11A至图11K按次序示出了根据示例实施例的制造半导体器件的方法的各处理的示图；图12示出了根据示例实施例的包括半导体器件的电子装置的框图；以及图13示出了根据示例实施例的包括半导体器件的系统的图。具体实施方式在下文中，如下将参照附图来描述实施例。图1是示出根据示例实施例的半导体器件的平面图。图2示出了沿线I-I'和线II-II'截取的图1中示出的半导体器件的横截面。为了易于描述，仅在图1和图2中示出了半导体器件的主要元件。参照图1和图2，半导体器件100可以包括：衬底101；有源区105，其位于衬底101上；沟道结构140，其包括位于有源区105上并且彼此竖直地间隔开的多个沟道层141、142和143；源/漏区150，其与多个沟道层141、142和143接触；栅极结构160，其与有源区105交叉，并在Y方向上延伸；以及接触插塞180，其连接到源/漏区150。半导体器件100还可以包括器件隔离层110、内部间隔件层130和层间绝缘层190。栅极结构160可以包括栅极介电层162、栅电极165、栅极间隔件层164和栅极覆盖层166。在半导体器件100中，有源区105可以具有鳍形结构，栅电极165可以设置在有源区105与沟道结构140之间、沟道结构140的多个沟道层141、142和143之间以及沟道结构140的上部中。因此，半导体器件100可以包括由沟道结构140、源/漏区150和栅极结构160形成的环绕栅极场效应晶体管(FET)。晶体管可以是例如NMOS晶体管。衬底101可以具有在X方向和Y方向上延伸的上表面。衬底101可以包括半导体材料，诸如IV族半导体、III-V族化合物半导体或II-VI族化合物半导体。例如，IV族半导体可以包括硅、锗或硅锗。衬底101可以被提供为例如体晶圆、外延层、绝缘体上硅(SOI)层、绝缘体上半导体(SeOI)层等。器件隔离层110可以在衬底101上限定有源区105。例如，器件隔离层110可以通过浅沟槽隔离(STI)工艺来形成。在示例实施例中，器件隔离层110还可以包括具有台阶部分并朝向衬底101的下部延伸的区域。器件隔离层110可以使有源区105的上部部分地暴露。在示例实施例中，器件隔离层110可以具有弯曲的上表面，并且其水平高度可以朝向有源区105增大。器件隔离层110可以由绝缘材料形成。例如，器件隔离层110可以是氧化物、氮化物或它们的组合。有源区105可以由器件隔离层110限定，并且可以在衬底101中在第一方向(例如，X方向)上延伸。有源区105可以被构造为从衬底101突出。有源区105的上端可以被构造为从器件隔离层110的上表面突出到特定高度。有源区105可以是衬底101的一部分，或者可以包括从衬底101生长的外延层。在栅极结构160的两个侧区域中，可以使衬底101上的有源区105的一部分凹陷，并且源/漏区150可以设置在凹陷的有源区105中。有源区105可以包括杂质(例如，掺杂剂)，或者可以包括包含杂质的掺杂区。沟道结构140可以包括两个或更多个沟道层(例如，第一沟道层至第三沟道层141、142和143)，其在有源区105上在与有源区105的上表面垂直的方向(例如，Z本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n有源区，其在衬底上在第一方向上延伸；/n多个沟道层，其位于所述有源区上，并彼此竖直地间隔开；/n栅极结构，其与所述有源区和所述多个沟道层交叉，所述栅极结构在所述衬底上在第二方向上延伸并围绕所述多个沟道层；以及/n源/漏区，其在所述栅极结构的至少一侧位于所述有源区上，所述源/漏区与所述多个沟道层接触，所述源/漏区包括：/n各个第一外延层，其具有第一成分并包括第一层和第二层，所述第一层位于所述多个沟道层的在所述第一方向上取得的侧表面上，所述第二层在所述源/漏区的下端处位于所述有源区上；以及/n第二外延层，其具有与所述第一成分不同的第二成分，所述第二外延层在所述第一方向上插设于所述第一外延层之间，并在第三方向上插设于所述第一外延层之间，其中，所述第三方向是与所述第一方向和所述第二方向垂直的竖直方向。/n

【技术特征摘要】
20190108 KR 10-2019-0002425;20190125 KR 10-2019-001.一种半导体器件，包括：
有源区，其在衬底上在第一方向上延伸；
多个沟道层，其位于所述有源区上，并彼此竖直地间隔开；
栅极结构，其与所述有源区和所述多个沟道层交叉，所述栅极结构在所述衬底上在第二方向上延伸并围绕所述多个沟道层；以及
源/漏区，其在所述栅极结构的至少一侧位于所述有源区上，所述源/漏区与所述多个沟道层接触，所述源/漏区包括：
各个第一外延层，其具有第一成分并包括第一层和第二层，所述第一层位于所述多个沟道层的在所述第一方向上取得的侧表面上，所述第二层在所述源/漏区的下端处位于所述有源区上；以及
第二外延层，其具有与所述第一成分不同的第二成分，所述第二外延层在所述第一方向上插设于所述第一外延层之间，并在第三方向上插设于所述第一外延层之间，其中，所述第三方向是与所述第一方向和所述第二方向垂直的竖直方向。


2.根据权利要求1所述的半导体器件，其中，所述第一层在沿所述第三方向向上和向下设置的所述多个沟道层之间彼此分隔开，并且与所述第二层分隔开。


3.根据权利要求1所述的半导体器件，其中，在平面上，所述第一外延层的至少部分与所述第二外延层重叠。


4.根据权利要求1所述的半导体器件，还包括：
内部间隔件层，其在所述多个沟道层中的每一个的下表面上设置在所述栅极结构的在所述第一方向上取得的相对侧，并具有与所述多个沟道层的所述侧表面实质上共面的外部侧表面。


5.根据权利要求4所述的半导体器件，其中，所述第一层从由所述内部间隔件层和所述多个沟道层形成的侧表面朝向所述第二外延层突出。


6.根据权利要求4所述的半导体器件，其中，所述第一层的在所述第一方向上取得的侧表面被所述第二外延层、所述多个沟道层和所述内部间隔件层围绕。


7.根据权利要求1所述的半导体器件，其中，所述第一外延层包括第一杂质，并且所述第二外延层包括与所述第一杂质不同的第二杂质。


8.根据权利要求7所述的半导体器件，其中，所述第一外延层中的每一个以第一浓度包括所述第一杂质，并且所述第二外延层以高于所述第一浓度的第二浓度包括所述第二杂质。


9.根据权利要求8所述的半导体器件，其中，所述第二浓度在所述第一浓度的10倍至20倍的范围内。


10.根据权利要求1所述的半导体器件，
其中，所述第一外延层和所述第二外延层包括第一杂质，并且
其中，所述第一外延层中的每一个以第一浓度包括所述第一杂质，并且所述第二外延层以高于所述第一浓度的第二浓度包括所述第一杂质。


11.根据权利要求10所述的半导体器件，其中，所述第一杂质包括砷和磷中的至少一种。


12.根据权利要求1所述的半导体器件，其中，所述第一外延层和所述第二外延层中的每一个为SiAs、SiP、SiPC、SiC、SiPAs和SiGeP中的一种。


13.根据权利要求1所述的半导体器件，其中，所述源/漏区还包括第三外延层，所述第三外延层设置在所述第一层与所述多个沟道层之间以及所述第二层与所述有源区之间。


14.根据权利要求13所述的半导体器件，其中...

【专利技术属性】
技术研发人员：张星旭，曹荣大，金奇奂，郑秀珍，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR