静态随机存取存储器及其制作方法技术

本发明专利技术公开一种静态随机存取存储器及其制作方法，其中该静态随机存取存储器，其包含基底、第一导电型晶体管、第二导电型晶体管以及电容单元。第一导电型晶体管与第二导电型晶体管设置在基底表面，电容单元位于第一导电型晶体管与第二导电型晶体管之间，且包括一第一电极、一第二电极以及一介电层。第一电极包含多个第一突出部与一第一平坦部，其中第一突出部连接于第一平坦部并自第一平坦部的上表面突出。第二电极覆盖于第一突出部的顶面并位于相邻第一突出部之间。介电层设于该第二电极与该第一电极之间。

【技术实现步骤摘要】
静态随机存取存储器及其制作方法
本专利技术涉及一种静态随机存取存储器(staticrandom-accessmemory，SRAM)结构及其制作方法，特别是涉及其电容具有指状突起部电极的SRAM结构及其制作方法。
技术介绍
随着半导体技术的进步，所制作出的晶体管、电容、电阻等各种元件的尺寸不断缩小，以提高单位面积中的元件集成度。然而，在有限的尺寸面积中，还需研究同时能保持或提升元件效能的方法或结构。以静态随机存取存储器为例，如何在较小的单位面积中能提升其电容存储容量，仍为目前业界所需持续研究的课题。
技术实现思路
本专利技术的目的之一是在静态随机存取存储器(staticrandom-accessmemory，SRAM)结构中制作具有S形状表面积的第一电极与第二电极的电容单元，以提高的SRAM结构的存储量。本专利技术提供了一种SRAM结构，其包含一基底、一第一导电型晶体管、一第二导电型晶体管、一绝缘层以及一电容单元。第一导电型晶体管与第二导电型晶体管都设置在基底表面。绝缘层设置在基底上，包含一凹穴位于第一导电型晶体管与第二导电型晶体管之间，并且凹穴暴露部分基底表面。电容单元设置在凹穴中，并包括一第一电极、一第二电极以及一介电层。第一电极包含多个第一突出部与一第一平坦部，其中第一平坦部覆盖该暴露的部分基底表面，同时电连接于第一导电型晶体管的一源/漏极与第二导电型晶体管的一源/漏极。该等第一突出部共同连接于第一平坦部并自第一平坦部远离基底的表面突出。第二电极包含多个第二突出部与一第二平坦部，其中第二平坦部设置于第一突出部上，第二突出部共同连接于第二平坦部并自第二平坦部朝向基底表面突出，其中各第一突出部与各第二突出部平行交错排列。介电层设于该第二电极与该第一电极之间。本专利技术另提供了一种制作SRAM结构的方法，包括先提供一基底，其中基底表面具有一第一导电型晶体管、一第二导电型晶体管以及一第一绝缘层，且该第一绝缘层覆盖第一导电型晶体管与第二导电型晶体管，然后在第一绝缘层中形成一凹穴(cavity)，且凹穴位于第一导电型晶体管与第二导电型晶体管之间，并暴露出第一导电型晶体管的一源/漏极与第二导电型晶体管的一源/漏极，接着在基底上形成一第一金属层，覆盖第一绝缘层的顶面与凹穴的侧壁与底面，再移除位于第一绝缘层顶面上的部分第一金属层。接着，进行多次突出部形成制作工艺，以在凹穴中形成多个第一突出部并且相邻第一突出部之间形成有一牺牲层。各突出部形成制作工艺分别包括先在基底上全面形成一牺牲层，使牺牲层覆盖第一绝缘层的顶面与凹穴的侧壁与底面；进行部分移除牺牲层的步骤，以移除位于第一绝缘层顶面上与覆盖凹穴底面的部分牺牲层；在基底上全面形成一第二金属层，使第二金属层覆盖该第一绝缘层的顶面与该凹穴的侧壁与底面；以及进行部分移除第二金属层的步骤，以移除位于第一绝缘层顶面上及覆盖凹穴底面的部分第二金属层，其中在进行该部分移除第二金属的步骤后，该第二金属层余留在该凹穴中的部分定义为一第一突出部。在重复多次突出部的形成制作工艺后，全面移除牺牲层，以在第一突出部之间形成多个凹槽。接着，在基底上全面形成一介电层，覆盖第一突出部的表面与第一绝缘层的表面，再于基底上全面形成一第三金属层，填入凹槽中并覆盖第一突出部的顶面与介电层的顶面，然后同时移除部分第三金属层与介电层，在一俯视方向上暴露出至少一部分第一导电型晶体管与至少一部分第二导电型晶体管。其中，在基底上余留的第一金属层与第二金属层定义为一第一电极，余留的第三金属层定义为一第二电极，且第一电极、第二电极与介电层构成一电容单元。由于在本专利技术的SRAM结构中，电容单元所包含的第一电极具有多个第一突出部，因此增加了第一电极的总表面积，可提高电容存储量。据此，根据本专利技术制作方法可以制作出具有较大存储量的SRAM结构。附图说明图1到图12为本专利技术制作静态随机存取存储器(SRAM)结构的方法的第一实施例的流程示意图；图13至图16为本专利技术制作SRAM结构的方法的第二实施例的流程示意图。符号说明100基底100aN型阱100bP型阱102浅沟绝缘隔离104第一导电型晶体管1041、1042第一掺杂区104G、106G栅极106第二导电型晶体管1061、1062第二掺杂区110间隙壁112金属硅化物层114接触洞蚀刻停止层116第一绝缘层116a、116b顶面118凹穴118a侧壁118b底面120第一光致抗蚀剂层120a开口122第一金属层124平坦层1261、1262、1263、154牺牲层1281、1282、1283第二金属层132介电层134第三金属层136、136'光致抗蚀剂层1382第一突出部142电容单元144第二绝缘层146第一接触洞148第二接触洞150第一接触元件152第二接触元件160SRAM结构A1、A2、A3投影面积CA共同几何中心d1高度差GP几何图形P1蚀刻制作工艺P2蚀刻制作工艺具体实施方式为使熟悉本专利技术所属
的一般技术者能更进一步了解本专利技术，下文特列举本专利技术的数个优选实施例，并配合所附的附图，详细说明本专利技术的构成内容。为了方便说明，本专利技术的各附图仅为示意以更容易了解本专利技术，其详细的比例可依照设计的需求进行调整。请参考图1到图12，图1到图12为本专利技术制作静态随机存取存储器(SRAM)结构的方法的第一实施例的流程示意图。首先如图1所示，提供一基底100，基底100为一半导体基底，例如但不限定为硅基底、外延硅、硅锗半导体基底、碳化硅基底或硅覆绝缘(silicon-on-insulator，SOI)等。基底100表面具有相邻设置的一第一导电型晶体管104与一第二导电型晶体管106。举例而言，本实施例的第一导电型晶体管104为一P型金属氧化物半导体(PMOS)晶体管，而第二导电型晶体管106为一N型金属氧化物半导体(NMOS)晶体管，在不同实施例中，两者导电型可互换。基底100表面包含N型阱100a与P型阱100b，两者相邻设置。第一导电型晶体管104设置在N型阱100a上，其包括一栅极104G以及形成在N型阱100a中的两个第一掺杂区1041、1042，其中第一掺杂区1041与第一掺杂区1042可为P+掺杂区，分别位于栅极104G的两侧并当作第一导电型晶体管104的源/漏极。栅极104G与基底100之间设有栅极绝缘层108，而栅极108外侧可具有间隙壁110。类似的，第二导电型晶体管106设置在P型阱100b上，包括一栅极106G以及形成在P型阱100b中的两个第二掺杂区1061、1062，其中第二掺杂区1061与第二掺杂区1062可为N+掺杂区，分别位于栅极106G的两侧并当作第二导电型晶体管106的源/漏极本文档来自技高网...

【技术保护点】
1.一种静态随机存取存储器(static random-access memory，SRAM)结构，其特征在于，包含：/n基底；/n第一导电型晶体管与第二导电型晶体管，设置在该基底表面；/n绝缘层，设置在该基底上，包含凹穴，位于该第一导电型晶体管与该第二导电型晶体管之间，并且该凹穴暴露部分该基底表面；/n以及/n电容单元，设置在该凹穴中，该电容单元包括：/n第一电极，包含多个第一突出部与一第一平坦部，其中该第一平坦部覆盖被暴露的部分该基底表面，同时电连接于该第一导电型晶体管的源/漏极与该第二导电型晶体管的源/漏极，该多个第一突出部共同连接于该第一平坦部并自该第一平坦部远离该基底表面突出；/n第二电极，包含多个第二突出部与第二平坦部，其中该第二平坦部设置于该多个第一突出部上，该多个第二突出部共同连接于该第二平坦部并自该第二平坦部朝向该基底表面突出，其中各该第一突出部是与各该第二突出部平行交错排列；以及/n介电层，设于该第二电极与该第一电极之间。/n

【技术特征摘要】
20190104 TW 1081003211.一种静态随机存取存储器(staticrandom-accessmemory，SRAM)结构，其特征在于，包含：
基底；
第一导电型晶体管与第二导电型晶体管，设置在该基底表面；
绝缘层，设置在该基底上，包含凹穴，位于该第一导电型晶体管与该第二导电型晶体管之间，并且该凹穴暴露部分该基底表面；
以及
电容单元，设置在该凹穴中，该电容单元包括：
第一电极，包含多个第一突出部与一第一平坦部，其中该第一平坦部覆盖被暴露的部分该基底表面，同时电连接于该第一导电型晶体管的源/漏极与该第二导电型晶体管的源/漏极，该多个第一突出部共同连接于该第一平坦部并自该第一平坦部远离该基底表面突出；
第二电极，包含多个第二突出部与第二平坦部，其中该第二平坦部设置于该多个第一突出部上，该多个第二突出部共同连接于该第二平坦部并自该第二平坦部朝向该基底表面突出，其中各该第一突出部是与各该第二突出部平行交错排列；以及
介电层，设于该第二电极与该第一电极之间。


2.如权利要求1所述的SRAM结构，其中该第二电极与该介电层是部分延伸于该绝缘层表面。


3.如权利要求1所述的SRAM结构，其中该第一导电型晶体管的该源/漏极为形成在该基底表面的第一掺杂区，该第二导电型晶体管的该源/漏极为形成在该基底表面的第二掺杂区，且该第一电极直接接触该第一掺杂区与该第二掺杂区的表面。


4.如权利要求1所述的SRAM结构，其中在该电容单元中，该第二电极在该基底表面的投影面积大于该第一电极在该基底表面的投影面积。


5.如权利要求1所述的SRAM结构，其中在该电容单元中，该介电层在该基底表面的投影面积大于该第一电极在该基底表面的投影面积。


6.如权利要求1所述的SRAM结构，其中在一俯视方向上，该多个第一突出部形成具有共同几何中心的多个几何图形，且该多个几何图形是以该共同几何中心为中心轴而由内向外分别设置。


7.如权利要求6所述的SRAM结构，其中在由该多个第一突出部所形成的该多个几何几何图形中，最外侧的该第一突出部的外侧壁的一部分被该第二电极所覆盖。


8.如权利要求1所述的SRAM结构，其中该第一电极与该第二电极包含相同的金属导电材料，而该介电层包含高介电常数材料。


9.一种制作SRAM结构的方法，其包含：
提供基底，该基底表面具有第一导电型晶体管、第二导电型晶体管以及第一绝缘层，其中该第一绝缘层覆盖该第一导电型晶体管与该第二导电型晶体管；
在该第一绝缘层中形成凹穴(cavity)，其中该凹穴位于该第一导电型晶体管与该第二导电型晶体管之间，且该凹穴暴露出该第一导电型晶体管的一源/漏极与该第二导电型晶体管的一源/漏极；
在该基底上形成第一金属层，覆盖该第一绝缘层的顶面与该凹穴的侧壁与底面；
移除位于该第一绝缘层顶面上的部分该第一金属层；
进行多次突出部形成制作工艺，以在该凹穴中形成多个第一突出部并且各该第一突出部之间形成有牺牲层，各该突...

【专利技术属性】
技术研发人员：李世平，卢昱诚，黄国芳，郭佳宪，
申请(专利权)人：力晶科技股份有限公司，
类型：发明
国别省市：中国台湾;71