【技术实现步骤摘要】
用于半导体器件的结构和方法本申请是于2014年09月28日提交的申请号为201410507439.3的名称为“用于半导体器件的结构和方法”的专利技术专利申请的分案申请。
本专利技术一般地涉及半导体
，更具体地，设计半导体器件及其形成方法。
技术介绍
半导体集成电路(IC)行业经历了指数型增长。IC材料和设计的技术进步产生了一代又一代的IC，其中，每代IC都具有比前一代IC更小、更复杂的电路。在IC的发展过程中，在几何尺寸(即，使用制造工艺能够制造的最小部件(或线))减小的同时，功能密度(即，单位芯片区域上的互连器件数量)通常会增加。该按比例缩小工艺通过增加生产效率并且降低相关成本提供益处。然而，这种按比例缩小工艺还增加了处理和制造IC的复杂性，并且对于将被实现的这些进步，需要IC制造过程中的类似发展。例如，场效应晶体管(FET)通常包括有源区域和有源区域上方的栅极结构。诸如接触件和通孔的导电部件形成在FET上，用于提供从FET的端子(如，源极/漏极/栅极)到另一FET的端子的电连接件。通常，栅极上的通孔...
【技术保护点】
1.一种形成半导体器件的方法，所述方法包括：/n提供其上形成有栅极堆叠件的衬底，所述衬底具有源极区域、漏极区域以及位于所述源极区域与所述漏极区域之间的沟道区域，所述栅极堆叠件设置为邻近所述沟道区域，由间隔件覆盖所述栅极堆叠件的顶面和侧壁；/n在所述衬底上方形成第一接触部件，所述第一接触部件电连接至所述源极区域和所述漏极区域中的至少一个，所述第一接触部件的顶面低于所述间隔件的顶面；以及/n在所述第一接触部件上方形成第一介电层；/n在所述栅极堆叠件上方的所述间隔件中形成凹槽，并在所述凹槽中形成栅极明线；/n在所述第一介电层和所述栅极明线上方沉积第二介电层；/n在所述第二介电层中...
【技术特征摘要】
20140516 US 14/280,1961.一种形成半导体器件的方法，所述方法包括：
提供其上形成有栅极堆叠件的衬底，所述衬底具有源极区域、漏极区域以及位于所述源极区域与所述漏极区域之间的沟道区域，所述栅极堆叠件设置为邻近所述沟道区域，由间隔件覆盖所述栅极堆叠件的顶面和侧壁；
在所述衬底上方形成第一接触部件，所述第一接触部件电连接至所述源极区域和所述漏极区域中的至少一个，所述第一接触部件的顶面低于所述间隔件的顶面；以及
在所述第一接触部件上方形成第一介电层；
在所述栅极堆叠件上方的所述间隔件中形成凹槽，并在所述凹槽中形成栅极明线；
在所述第一介电层和所述栅极明线上方沉积第二介电层；
在所述第二介电层中形成通孔，其中，所述通孔位于所述栅极明线上方且与所述栅极明线电接触；以及
形成穿过所述第一介电层的第一开口并在所述第一开口中形成第二接触部件和势垒层，所述第一开口露出所述第一接触部件，所述势垒层形成在所述第二接触部件的侧壁和顶面上，所述势垒层的位于所述间隔件之间的部分的侧壁由所述第一介电层围绕，并且所述第一介电层完全填充所述势垒层和与所述栅极明线接触的所述间隔件之间形成的区域。
2.根据权利要求1所述的方法，其中，形成所述第一接触部件包括：
在所述衬底上方和所述间隔件上方沉积第一导电材料；以及
执行经选择性调整以去除所述第一导电材料而保留所述间隔件的蚀刻工艺，直到所述第一导电材料的顶面低于所述间隔件的顶面，以保留所述第一导电材料的剩余部分作为所述第一接触部件。
3.根据权利要求1所述的方法，其中，形成所述第一介电层包括：
在所述衬底、所述第一接触部件以及所述间隔件上方沉积第一介电材料；以及
对所述第一介电材料执行化学机械抛光(CMP)工艺，从而露出所述间隔件的顶面。
4.根据权利要求1所述的方法，进一步包括：
对所述间隔件执行第一各向异性蚀刻工艺，从而露出所述栅极堆叠件的顶面，在所述栅极堆叠件的顶面上方形成凹槽，其中，将所述第一各向异性蚀刻工艺选择性调整为去除所述间隔件而保留所述第一介电层；以及
在所述凹槽中形成栅极明线。
5.根据权利要求4所述的方法，其中，形成所述栅极明线包括：
在所述第一介电层上方沉积第二导电材料以填充所述凹槽；以及
对所述第二导电材料执行化学机械平坦化(CMP)工艺，从而露出所述第一介电层的顶面，导致所述第二导电材料的剩余部分保留在所述凹槽中作为所述栅极明线。
6.根据权利要求4所述的方法，进一步包括：
形成至少穿过所述第二介电层的开口，所述开口露出所述栅极明线的顶面；以及
在所述开口中形成所述通孔。
7.根据...
【专利技术属性】
技术研发人员：陈志良，赖志明，萧锦涛，刘如淦，沈孟弘，刘俊宏，宋淑惠，杨超源，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。