一种分离栅MOSFET的制作方法技术

本发明专利技术公开了一种分离栅MOSFET的制作方法，包括：步骤一、在衬底上形成外延层；步骤二、在第一主面上淀积ONO结构；步骤三、刻蚀形成沟槽；步骤四、去除第二氧化层；步骤五、在沟槽内形成第三氧化层；步骤六、在沟槽内形成分离栅多晶硅；步骤七、去除沟槽上部侧壁的第三氧化层，使分离栅多晶硅顶部高于保留的第三氧化层；步骤八、以高密度等离子体化学气相沉积方式形成多晶硅间隔离氧化层，在沟槽侧壁形成侧壁氧化层，在第一氮化物层上形成厚氧化层；步骤九、去除侧壁氧化层；步骤十、去除第一氮化物层，以剥离厚氧化层。本发明专利技术通过HDPCVD方式在分离栅多晶硅上一次成型满足工艺要求的多晶硅间隔离氧化层，该多晶硅间隔离氧化层的厚度可精确控制。

【技术实现步骤摘要】
一种分离栅MOSFET的制作方法
本专利技术涉及半导体
，具体为一种分离栅MOSFET的制作方法。
技术介绍
沟槽功率MOSFET是继平面VDMOS之后新发展起来的一种高效开关器件，由于其有输入阻抗高，驱动电流小，开关速度快，高温特性好等优点被广泛应用于电力电子领域。高击穿电压，大电流，低导通电阻是功率MOSFET最为关键的指标，击穿电压和导通电阻值相关，在MOSFET设计过程中，不能同时获得高击穿电压和低导通电阻，需要在两者之间相互平衡。为了尽可能的获得较高的击穿电压和较低的导通电阻，一种新型分离栅结构MOSFET器件应运而生，其相比普通沟槽MOSFET结构，主要特点是增加了一个与源极短接的深沟槽分离栅，然后利用分离栅之间的横向电场起到提高器件耐压的作用。如图1所示，目前这种分离栅结构MOSFET器件有如下缺点：1、源极与栅极之间的多晶硅间隔离氧化层(IPO，inter-polyoxide)绝缘不良，导致栅极源极漏电流Igss增加；2、源极与栅极之间的重叠面积过大，以及多晶硅间隔离氧化层厚度不足，导致源极本文档来自技高网...

【技术保护点】
1.一种分离栅MOSFET的制作方法，其特征在于，包括如下步骤：/n步骤一、在具有第一导电类型的衬底上形成具有第一导电类型的外延层，所述外延层的上表面为第一主面，所述衬底的下表面为第二主面；/n步骤二、在所述第一主面上依次淀积第一氧化层、第一氮化物层、第二氧化层，形成氧化物-氮化物-氧化物的ONO结构；/n步骤三、刻蚀所述ONO结构及外延层，形成从所述第一主面延伸至其内部的沟槽；/n步骤四、去除所述第二氧化层；/n步骤五、在所述沟槽的侧壁和底部形成第三氧化层，作为分离栅氧化层；/n步骤六、在由所述第三氧化层形成的沟槽内沉积多晶硅，并对所述多晶硅进行回刻，形成分离栅多晶硅；/n步骤七、去除位于第...

【技术特征摘要】
1.一种分离栅MOSFET的制作方法，其特征在于，包括如下步骤：
步骤一、在具有第一导电类型的衬底上形成具有第一导电类型的外延层，所述外延层的上表面为第一主面，所述衬底的下表面为第二主面；
步骤二、在所述第一主面上依次淀积第一氧化层、第一氮化物层、第二氧化层，形成氧化物-氮化物-氧化物的ONO结构；
步骤三、刻蚀所述ONO结构及外延层，形成从所述第一主面延伸至其内部的沟槽；
步骤四、去除所述第二氧化层；
步骤五、在所述沟槽的侧壁和底部形成第三氧化层，作为分离栅氧化层；
步骤六、在由所述第三氧化层形成的沟槽内沉积多晶硅，并对所述多晶硅进行回刻，形成分离栅多晶硅；
步骤七、去除位于第一氮化物层表面的第三氧化层以及位于分离栅多晶硅顶部的沟槽侧壁的第三氧化层，以使所述分离栅多晶硅的顶部高于保留的第三氧化层；
步骤八、以高密度等离子体化学气相沉积方式在所述沟槽内淀积氧化层，在所述分离栅多晶硅上方形成多晶硅间隔离氧化层，在所述多晶硅间隔离氧化层上方的沟槽侧壁形成侧壁氧化层，在所述第一氮化物层上方形成厚氧化层；
步骤九、去除所述侧壁氧化层；
步骤十、以湿法腐蚀方式去除所述第一氮化物层，以剥离所述厚氧化层；
步骤十一、在所述沟槽内淀积栅氧化层；
步骤十二、在由所述栅氧化层和多晶硅间隔离氧化层形成的沟槽内沉积多晶硅，并对所述多晶硅进行回刻，形成栅极多晶硅。


2.根据权利要求1所述的制作方法，其特征在于，所述步骤十具体为：沿着所述第一氮化物层侧壁的外露部分对所述第一氮化物层进行腐蚀，至所述第一...

【专利技术属性】
技术研发人员：顾昀浦，黄健，孙闫涛，张朝志，宋跃桦，吴平丽，樊君，张丽娜，虞翔，
申请(专利权)人：捷捷微电上海科技有限公司，
类型：发明
国别省市：上海;31