屏蔽栅沟槽功率器件的制造方法技术

本发明专利技术提供一种屏蔽栅沟槽功率器件的制造方法，包括：提供具有沟槽的衬底，沟槽的底部和侧壁形成有介质层，介质层延伸至衬底表面；在沟槽内填充牺牲层，牺牲层延伸覆盖衬底表面的介质层；去除牺牲层；在沟槽内填充屏蔽栅材料层。本发明专利技术在屏蔽栅材料层填充前，在沟槽内填充牺牲层，通过刻蚀牺牲层减弱或消除沟槽顶端的收口，避免屏蔽栅材料层填充过程中出现空洞，改善器件电性。进一步的，本发明专利技术分两步去除牺牲层，第一步刻蚀牺牲层至沟槽的第一预定高度位置后，湿法清洗暴露出的介质层，在不影响沟槽下部形貌的情况下，增大沟槽顶端开口的倾斜角，改善沟槽上部的形貌，提高屏蔽栅材料层的填充能力，提高元胞密度，改善器件性能。

【技术实现步骤摘要】
屏蔽栅沟槽功率器件的制造方法
本专利技术涉及集成电路制造领域，特别涉及一种屏蔽栅沟槽功率器件的制造方法。
技术介绍
自功率MOS技术专利技术以来，该技术已取得了很多重要的发展和长足的进步。近年来，功率MOS技术的新器件结构和新制造工艺不断的涌现，以达到两个最基本的目标：最大的功率处理能力，最小的功率损耗。沟槽MOSFET(TrenchMOS)技术是实现此目标最重要的技术推动力之一。最初，TrenchMOS技术的专利技术是为了增加平面器件的沟道密度，以提高器件的电流处理能力，然而其沟道密度和漂移区电阻尚不够理想。所以，业界进一步提出了新的TrenchMOS结构，新的TrenchMOS结构不但能降低沟道密度，还能进一步降低漂移区电阻。新的TrenchMOS结构中，最具代表性的是屏蔽栅/分立栅(ShieldGate/SplitGate)沟槽技术，屏蔽栅沟槽功率器件通常也称为SGT器件，可利用其第一层多晶硅即屏蔽多晶硅(Shield)作为“体内场板”来降低漂移区的电场，从而降低漂移区电阻，所以Shield-Gate/SplitGate技术通常具本文档来自技高网...

【技术保护点】
1.一种屏蔽栅沟槽功率器件的制造方法，其特征在于，包括：/n提供衬底，所述衬底中形成有至少一个沟槽，所述沟槽的底部和侧壁形成有介质层，所述介质层延伸至所述衬底表面；/n在所述沟槽内填充牺牲层，所述牺牲层延伸覆盖所述衬底表面的所述介质层；/n去除所述牺牲层；以及，/n在所述沟槽内填充屏蔽栅材料层。/n

【技术特征摘要】
20191230 CN 20191140439271.一种屏蔽栅沟槽功率器件的制造方法，其特征在于，包括：
提供衬底，所述衬底中形成有至少一个沟槽，所述沟槽的底部和侧壁形成有介质层，所述介质层延伸至所述衬底表面；
在所述沟槽内填充牺牲层，所述牺牲层延伸覆盖所述衬底表面的所述介质层；
去除所述牺牲层；以及，
在所述沟槽内填充屏蔽栅材料层。


2.根据权利要求1所述的屏蔽栅沟槽功率器件的制造方法，其特征在于，采用热氧化法和CVD法形成所述介质层，且衬底表面的所述介质层向所述沟槽的中心延伸，在所述沟槽的顶端形成收口。


3.根据权利要求2所述的屏蔽栅沟槽功率器件的制造方法，其特征在于，去除所述牺牲层的步骤包括：
刻蚀所述牺牲层至所述沟槽的第一预定高度位置，暴露出部分沟槽侧壁的所述介质层；
湿法清洗所述沟槽侧壁暴露出的部分所述介质层；以及，
去除所述沟槽内剩余的牺牲层。


4.根据权利要求3所述的屏蔽栅沟槽功率器件的制造方法，其特征在于，刻蚀所述牺牲层至所述沟槽的第一预定高度位置的同时，刻蚀...

【专利技术属性】
技术研发人员：宁润涛，黄康荣，
申请(专利权)人：广州粤芯半导体技术有限公司，
类型：发明
国别省市：广东;44