鳍式场效晶体管应力工程优化及其的制作方法技术

本发明专利技术涉及一种鳍式场效晶体管应力工程优化方法和鳍式场效晶体管的制作方法，涉及半导体制造技术，在鳍式场效晶体管的后栅工艺中，通过离子注入工艺形成包括非晶硅和多晶硅的双层结构的伪栅极结构，非晶硅构成鳍结构的侧墙，由非晶硅构成的侧墙退火体积膨胀产生压应力，在垂直方向挤压鳍结构，缓解鳍结构的侧壁呈上窄下宽的结构而造成沟道性能差异的问题，而提高鳍式场效晶体管的性能。

【技术实现步骤摘要】
鳍式场效晶体管应力工程优化及其的制作方法
本专利技术涉及半导体制造技术，尤其涉及一种鳍式场效晶体管应力工程优化方法和鳍式场效晶体管的制作方法。
技术介绍
在半导体
，为了跟上摩尔定律的脚步，MOSFET晶体管的特征尺寸在不断地缩小。随着半导体器件的尺寸按比例缩小，器件沟道长度缩短，漏极与源极的距离也随之缩短，出现了阈值电压随沟道长度减小而下降，漏电流增加等问题，也即，在半导体器件中产生了短沟道效应。上述挑战导致了鳍片场效应晶体管，即FinFET的发展，例如，业界在14nm开始采用鳍式场效应晶体管(FinFET，FinField-EffectTransistor)结构。即平面CMOS晶体管向三维(3D)鳍式场效应晶体管(FinFieldEffectTransistor，FinFET)器件结构过渡。在FinFET中，栅至少可以从两侧对超薄体进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应。一般的，在FinFET中为了利于填充，鳍(Fin)结构的侧壁会有一定角度，呈上窄下宽的结构，然而此结本文档来自技高网...

【技术保护点】
1.一种鳍式场效晶体管应力工程优化方法，其特征在于，包括：/nS1：在半导体衬底上形成鳍结构；/nS2：沉积第一层多晶硅层，所述第一层多晶硅层覆盖所述半导体衬底的上表面及所述鳍结构的上表面和侧面；/nS3：对所述第一层多晶硅进行离子注入工艺，形成非晶硅层；/nS4：对所述非晶硅层进行光刻刻蚀工艺，以形成所述鳍结构的非晶硅侧墙结构；/nS5：沉积第二层多晶硅层，所述第二层多晶硅层覆盖所述半导体衬底的上表面、所述鳍结构的上表面和侧表面及所述非晶硅侧墙结构的上表面和侧表面，然后对所述第二层多晶硅层进行平坦化工艺，并通过光刻刻蚀工艺形成伪栅极结构；以及/nS6：进行高温退火工艺使得所述非晶硅侧墙结构中...

【技术特征摘要】
1.一种鳍式场效晶体管应力工程优化方法，其特征在于，包括：
S1：在半导体衬底上形成鳍结构；
S2：沉积第一层多晶硅层，所述第一层多晶硅层覆盖所述半导体衬底的上表面及所述鳍结构的上表面和侧面；
S3：对所述第一层多晶硅进行离子注入工艺，形成非晶硅层；
S4：对所述非晶硅层进行光刻刻蚀工艺，以形成所述鳍结构的非晶硅侧墙结构；
S5：沉积第二层多晶硅层，所述第二层多晶硅层覆盖所述半导体衬底的上表面、所述鳍结构的上表面和侧表面及所述非晶硅侧墙结构的上表面和侧表面，然后对所述第二层多晶硅层进行平坦化工艺，并通过光刻刻蚀工艺形成伪栅极结构；以及
S6：进行高温退火工艺使得所述非晶硅侧墙结构中的非晶硅向多晶化转变。


2.根据权利要求1所述的鳍式场效晶体管应力工程优化方法，其特征在于，在步骤S1中，在半导体衬底上还形成一层绝缘埋层，然后在绝缘埋层上形成所述鳍结构。


3.根据权利要求1所述的鳍式场效晶体管应力工程优化方法，其特征在于，在步骤S2中，所述第一层多晶硅层的厚度大于10nm。


4.根据权利要求1所述的鳍式场效晶体管应力工程优化方法，其特征在于，在步骤S3中，所述离子注入工艺的离子注入的材料为Ge或Ar。


5.根据权利要求1所述的鳍式场效晶体管应力工程优化方法，其特征在于，在步骤S3中，所述离子注入工艺的离子注入深度小于或等于所述第一层多晶硅的厚度。


6.根据权利要求1所述的鳍式场效晶体管应力工程优化方法，其特征在于，在步骤S4中，所述非晶硅侧墙结构的高度为所述鳍结构的高度的10％至100％之间。


7.根据权利要求1所述的鳍式场效晶体管应力工程优化方法，其特征在于，在步骤S5中，所述平坦化工艺为化学机械研磨工艺。


8.根据权利要求1所述的鳍式场效晶体管应力工程优化方法，其特征在于，步骤S6中，所述高温退火工艺的退火温度大于600℃。


9.根据权利要求1所述的鳍式场效晶体管应力工程优化方法，其特征在于，步骤S6中，所述高温退火工艺的氛围为...

【专利技术属性】
技术研发人员：鲍宇，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海;31