一种半导体功率器件结构及其制造方法技术

本发明专利技术公开了一种半导体功率器件结构及其制造方法，第一导电类型的衬底及位于衬底上的第一导电类型的外延层，在外延层的上部设有第二导电类型的阱区，在阱区间设有控制栅沟槽，控制栅沟槽底部设有分离栅沟槽，分离栅沟槽内填充有分离栅多晶硅以及包裹分离栅多晶硅侧面和底面的分离栅氧化层，分离栅多晶硅与控制栅沟槽连通，控制栅沟槽的侧壁和底壁上设置有栅氧化层，栅氧化层覆盖分离栅氧化层的顶部，由栅氧化层形成的控制栅沟槽的侧壁处设置有栅极多晶硅；栅极多晶硅的内侧位于分离栅多晶硅侧壁以外的区域。本发明专利技术的栅极多晶硅和分离栅多晶硅之间没有重叠区域，源极与栅极之间的寄生电容极小，大幅降低了源极与栅极之间漏电流的风险。

【技术实现步骤摘要】
一种半导体功率器件结构及其制造方法
本专利技术涉及半导体
，具体为一种半导体功率器件结构及其制造方法。
技术介绍
沟槽功率MOSFET是继平面VDMOS之后新发展起来的一种高效开关器件，由于其有输入阻抗高，驱动电流小，开关速度快，高温特性好等优点被广泛应用于电力电子领域。高击穿电压，大电流，低导通电阻是功率MOSFET最为关键的指标，击穿电压和导通电阻值相关，在MOSFET设计过程中，不能同时获得高击穿电压和低导通电阻，需要在两者之间相互平衡。为了尽可能的获得较高的击穿电压和较低的导通电阻，一种新型分离栅结构MOSFET器件应运而生，其相比普通沟槽MOSFET结构，主要特点是增加了一个与源极短接的深沟槽分离栅，然后利用分离栅之间的横向电场起到提高器件耐压的作用。目前，主要分离栅MOSFET器件以上下型分离栅和左右型分离栅两种结构为主，如图1和图2所示，在上述两种类型的分离栅器件中，栅极多晶硅和分离栅多晶硅之间总是存在多晶硅间隔离氧化层(IPO，inner-polyoxide)，而现在的制造工艺容易造成多晶硅间隔离氧化层很薄本文档来自技高网...

【技术保护点】
1.一种半导体功率器件结构的制造方法，其特征在于，包括如下步骤：/n步骤一、选取第一导电类型的衬底，在所述衬底上形成第一导电类型的外延层，所述外延层的上表面为第一主面，所述衬底的下表面为第二主面；/n步骤二、在所述第一主面上依次淀积第一氧化层、第一氮化硅层和第二氧化层，采用光刻工艺，对所述第二氧化层、第一氮化硅层、第一氧化层及外延层进行刻蚀，形成控制栅沟槽；/n步骤三、以热氧化方式在所述控制栅沟槽内形成第三氧化层；/n步骤四、在所述控制栅沟槽内淀积第二氮化硅层；/n步骤五、刻蚀位于第一主面上的第二氮化硅层及第二氧化层，以使第一氮化硅层外露；刻蚀位于控制栅沟槽内的第二氮化硅层和第三氧化层，保留位...

【技术特征摘要】
1.一种半导体功率器件结构的制造方法，其特征在于，包括如下步骤：
步骤一、选取第一导电类型的衬底，在所述衬底上形成第一导电类型的外延层，所述外延层的上表面为第一主面，所述衬底的下表面为第二主面；
步骤二、在所述第一主面上依次淀积第一氧化层、第一氮化硅层和第二氧化层，采用光刻工艺，对所述第二氧化层、第一氮化硅层、第一氧化层及外延层进行刻蚀，形成控制栅沟槽；
步骤三、以热氧化方式在所述控制栅沟槽内形成第三氧化层；
步骤四、在所述控制栅沟槽内淀积第二氮化硅层；
步骤五、刻蚀位于第一主面上的第二氮化硅层及第二氧化层，以使第一氮化硅层外露；刻蚀位于控制栅沟槽内的第二氮化硅层和第三氧化层，保留位于控制栅沟槽侧壁的第二氮化硅层。
步骤六、刻蚀外露的所述控制栅沟槽底部的外延层，在所述外延层内部形成分离栅沟槽；
步骤七、以热氧化方式在所述分离栅沟槽内形成分离栅氧化层；
步骤八、以湿法腐蚀方式去除第一氮化硅层、第二氮化硅层、第一氧化层和第三氧化层；
步骤九、在所述控制栅沟槽内生长氧化层，在控制栅沟槽的内表面形成栅氧化层；
步骤十、在所述控制栅沟槽和分离栅沟槽内沉积第一多晶硅；
步骤十一、对所述第一多晶硅进行回刻，于控制栅沟槽内形成栅极多晶硅，于分离栅沟槽内形成分离栅多晶硅，所述栅极多晶硅不与分离栅多晶硅连接。


2.一种半导体功率器件结构，包括有源区，所述有源区内包括若干个相互并联的器件元胞单元，所述器件元胞单元包括第一导电类型的衬底及位于所述衬底上的第一导电类型的外延层，在所述外延层的上部设有第二导电类型的阱区，其特征在于：
在所述阱区间设有控制栅沟槽，所述控制栅沟槽从所述外延层...

【专利技术属性】
技术研发人员：黄健，孙闫涛，陈则瑞，顾昀浦，宋跃桦，吴平丽，樊君，张丽娜，
申请(专利权)人：捷捷微电上海科技有限公司，
类型：发明
国别省市：上海;31