一种半导体功率器件结构及其制造方法技术

本发明专利技术公开了一种半导体功率器件结构及其制造方法，包括衬底、外延层及若干沟槽，在沟槽内，栅极多晶硅的上端还设置有绝缘层；沟槽的外壁处设置有第二导电类型的体区，体区的表面设置有第一导电类型的源极区，以及第二导电类型的体接触区；在外延层的表面还覆盖有一阻挡层，在阻挡层的表面设置有金属层，相邻两个沟槽的体区之间形成寄生肖特基区域。本发明专利技术的寄生肖特基在每个器件元胞单元内，不需要额外增加器件的面积，能够使得VFSD更低，改善反向恢复的Trr，在电压反偏时，体区与外延层横向耗尽，形成空间电荷会将寄生肖特基表面保护起来，从而提高耐压、降低肖特漏电。降低肖特漏电。降低肖特漏电。

【技术实现步骤摘要】
一种半导体功率器件结构及其制造方法


[0001]本专利技术涉及半导体
，具体为一种半导体功率器件结构及其制造方法。

技术介绍

[0002]沟槽功率MOSFET是继平面VDMOS之后新发展起来的一种高效开关器件，由于其有输入阻抗高，驱动电流小，开关速度快，高温特性好等优点被广泛应用于电力电子领域。高击穿电压，大电流，低导通电阻是功率MOSFET最为关键的指标，击穿电压和导通电阻值相关，在MOSFET设计过程中，不能同时获得高击穿电压和低导通电阻，需要在两者之间相互平衡。
[0003]为了尽可能的获得较高的击穿电压和较低的导通电阻，一种新型分离栅结构MOSFET（SGT MOSFET）器件应运而生，其相比普通沟槽MOSFET结构，主要特点是增加了一个与源极短接的深沟槽分离栅，然后利用分离栅之间的横向电场起到提高器件耐压的作用。
[0004]目前，为了改善SGT器件的反向恢复速度，通常会降体二极管做成肖特基二极管，如图1所示，寄生肖特基通过两次刻蚀，先形成欧姆接触，再刻蚀形成肖特基接触。但这种做法存在以下问题：（1）肖特基结的击穿位置和MOSFET PN结的击穿位置在同一平面，场强高，反向击穿时PN 空间电荷区没有办法把肖特基结保护起来；（2）受CT depth 影响非常敏感，CT深度的细小波动都会倒是耐压和漏电的失效，工艺窗口小。

技术实现思路

[0005]本专利技术的目的在于提供一种新的半导体功率器件结构及其制造方法，以解决上述技术问题。
[0006]为实现上述目的，本专利技术一方面提供了一种半导体功率器件结构，包括有源区，所述有源区内包括若干个相互并联的器件元胞单元，所述器件元胞单元包括第一导电类型的衬底及位于所述衬底上的第一导电类型的外延层，在所述外延层上设置有若干沟槽，所述沟槽从所述外延层表面延伸到其内部，所述沟槽内壁的下端及部分侧壁设置有由分离栅氧化层，所述分离栅氧化层从底部和侧面包裹分离栅多晶硅，所述沟槽内壁的上端设置有栅氧化层，所述栅氧化层从侧面包裹栅极多晶硅，分离栅多晶硅与栅极多晶硅之间设置有极间氧化层，在所述沟槽内，所述栅极多晶硅的上端还设置有绝缘层；所述沟槽的外壁处设置有第二导电类型的体区，所述体区的表面设置有第一导电类型的源极区，以及第二导电类型的体接触区；在所述外延层的表面还覆盖有一阻挡层，在所述阻挡层的表面设置有金属层，相邻两个沟槽的体区之间形成寄生肖特基区域。
[0007]进一步地，所述源极区的深度大于所述体接触区，所述体接触区延伸至所述源极
区的外侧，所述体接触区与外延层之间间隔有所述体区。
[0008]进一步地，所述体接触区的掺杂浓度大于所述体区。
[0009]进一步地，所述栅极多晶硅通过打孔填充工艺与金属层电性连接。
[0010]进一步地，所述阻挡层为Ti/TiN层。本专利技术的源极区不用额外的打孔，源极区通过Ti/TiN的阻挡层形成自对准。
[0011]本专利技术另一方面提供了一种半导体功率器件结构的制造方法，包括如下步骤：步骤一、选取第一导电类型的衬底，在所述衬底上形成第一导电类型的外延层，在所述外延层上形成所述沟槽；步骤二、在所述沟槽的内壁形成分离栅氧化层，在所述分离栅氧化层内填充多晶硅并回刻形成分离栅多晶硅，去除所述分离栅氧化层使其顶部与所述分离栅多晶硅齐平；步骤三、采用HDP CVD方式，在所述分离栅多晶硅的上部形成极间氧化层，并在位于所述分离栅多晶硅上部的沟槽侧壁形成薄氧化层，所述薄氧化层为第一侧壁注入区；步骤四、在所述第一侧壁注入区上，倾斜注入并形成第二导电类型的体区；步骤五、去除所述薄氧化层；步骤六、在所述沟槽内形成栅极氧化层并填充多晶硅，回刻形成栅极多晶硅，所述栅极多晶硅的上表面低于所述沟槽的顶部，形成第二侧壁注入区；步骤七、在所述第二侧壁注入区上，倾斜注入并形成第二导电类型的体接触区；步骤八、回刻所述栅极多晶硅，在所述栅极多晶硅上表面与沟槽顶部之间形成第三侧壁注入区；步骤九、在所述第三侧壁注入区，倾斜注入并形成第一导电类型的源极区；步骤十、在所述沟槽内填充绝缘层，并将位于外延层表面的绝缘层以及氧化层都刻蚀掉，使得绝缘层的表面与外延层齐平；步骤十一、在所述外延层的表面形成阻挡层；步骤十二、在所述阻挡层的表面形成金属层。
[0012]优选的，步骤四中，第一次倾斜注入的注入角度为30
°
。
[0013]优选的，步骤七中，第二次倾斜注入的注入角度为60
°
。
[0014]优选的，步骤九中，第三次倾斜注入的注入角度为30
°
。
[0015]本专利技术提供的上述制造方法，通过在沟槽侧壁三次倾斜注入形成欧姆接触，简化了整个制造过程，减少了光刻次数，降低了成本。
[0016]本专利技术另一方面还提供了一种半导体功率器件结构的制造方法，包括如下步骤：步骤一、选取第一导电类型的衬底，在所述衬底上形成第一导电类型的外延层，在所述外延层上形成所述沟槽；步骤二、在所述沟槽的内壁形成分离栅氧化层，在所述分离栅氧化层内填充多晶硅并回刻形成分离栅多晶硅，去除所述分离栅氧化层使其顶部与所述分离栅多晶硅齐平；步骤三、采用HDP CVD方式，在所述分离栅多晶硅的上部形成极间氧化层，并在位于所述分离栅多晶硅上部的沟槽侧壁形成薄氧化层，所述薄氧化层为第一侧壁注入区；步骤四、在所述第一侧壁注入区上，倾斜注入并形成第二导电类型的体区；步骤五、去除所述薄氧化层；步骤六、在所述沟槽内形成栅极氧化层并填充多晶硅，回刻形成栅极多晶硅，所述
栅极多晶硅填充满所述沟槽；步骤七、腐蚀所述体区的部分表面区域，形成垂直注入区；步骤八、在所述垂直注入区上，垂直注入并形成第二导电类型的体接触区；步骤九、在所述体接触区的表面形成倾斜阻挡层，所述倾斜阻挡层朝向所述沟槽方向倾斜向下；步骤十、回刻所述栅极多晶硅，在所述栅极多晶硅上表面与沟槽顶部之间形成第四侧壁注入区；步骤十一、在所述第四侧壁注入区，倾斜注入并形成第一导电类型的源极区；步骤十二、在所述沟槽内填充绝缘层，并将位于外延层表面的绝缘层、倾斜阻挡层以及剩余的氧化层刻蚀掉，使得绝缘层的表面与外延层的表面齐平。
[0017]步骤十三、在所述外延层的表面依次形成阻挡层和金属层。
[0018]与现有技术相比，本专利技术具有如下有益效果：（1）本专利技术的寄生肖特基在每个器件元胞单元内，不需要额外增加器件的面积。
[0019]（2）本专利技术的器件结构能够使得VFSD更低，改善反向恢复的Trr。
[0020]（3）本专利技术的器件结构在电压反偏时，体区与外延层横向耗尽，形成空间电荷会将寄生肖特基表面保护起来，从而提高耐压、降低肖特漏电。
[0021]本专利技术的器件结构中，源极区不用额外的打孔，源极区通过阻挡层形成自对准。
附图说明
[0022]图1为现有技术中的器件结构的剖面示意图；图2为本专利技术第一实施例的器件结构的剖面示意图；图3A至图3L为本专利技术第一实施例的制造方法的流程示意图；图4A至图4H为本专利技术第二实施例的制造方法本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体功率器件结构，包括有源区，所述有源区内包括若干个相互并联的器件元胞单元，所述器件元胞单元包括第一导电类型的衬底及位于所述衬底上的第一导电类型的外延层，在所述外延层上设置有若干沟槽，所述沟槽从所述外延层表面延伸到其内部，所述沟槽内壁的下端及部分侧壁设置有由分离栅氧化层，所述分离栅氧化层从底部和侧面包裹分离栅多晶硅，所述沟槽内壁的上端设置有栅氧化层，所述栅氧化层从侧面包裹栅极多晶硅，分离栅多晶硅与栅极多晶硅之间设置有极间氧化层，其特征在于：在所述沟槽内，所述栅极多晶硅的上端还设置有绝缘层；所述沟槽的外壁处设置有第二导电类型的体区，所述体区的表面设置有第一导电类型的源极区，以及第二导电类型的体接触区；在所述外延层的表面还覆盖有一阻挡层，在所述阻挡层的表面设置有金属层，相邻两个沟槽的体区之间形成寄生肖特基区域。2.根据权利要求1所述的半导体功率器件结构，其特征在于，所述源极区的深度大于所述体接触区，所述体接触区延伸至所述源极区的外侧，所述体接触区与外延层之间间隔有体区。3.根据权利要求1所述的半导体功率器件结构，其特征在于，所述体接触区的掺杂浓度大于所述体区。4.根据权利要求1所述的半导体功率器件结构，其特征在于，所述栅极多晶硅通过打孔填充工艺与金属层电性连接。5.根据权利要求1所述的半导体功率器件结构，其特征在于，所述阻挡层为Ti/TiN层。6.一种半导体功率器件结构的制造方法，其特征在于，包括如下步骤：步骤一、选取第一导电类型的衬底，在所述衬底上形成第一导电类型的外延层，在所述外延层上形成沟槽；步骤二、在所述沟槽的内壁形成分离栅氧化层，在所述分离栅氧化层内填充多晶硅并回刻形成分离栅多晶硅，去除所述分离栅氧化层使其顶部与所述分离栅多晶硅齐平；步骤三、采用HDP CVD方式，在所述分离栅多晶硅的上部形成极间氧化层，并在位于所述分离栅多晶硅上部的沟槽侧壁形成薄氧化层，所述薄氧化层为第一侧壁注入区；步骤四、在所述第一侧壁注入区上，倾斜注入并形成第二导电类型的体区；步骤五、去除所述薄氧化层；步骤六、在所述沟槽内形成栅极氧化层并填充多晶硅，回刻形成栅极多晶硅，所述栅极多晶硅的上表面低于所述沟槽的顶部，形成第二侧壁注入区；步骤七、在所述第二侧壁注入区上，倾斜注入并形成第二导电类型的体接...

【专利技术属性】
技术研发人员：张楠，黄健，孙闫涛，顾昀浦，宋跃桦，刘静，吴平丽，
申请(专利权)人：捷捷微电上海科技有限公司，
类型：发明
国别省市：