本发明专利技术公开了一种浮栅的高压Ga2O3MOSFET的器件及制作方法，主要解决现有MOSFET器件击穿电压小的问题。其自下而上包括衬底、缓冲层、外延层，外延层的上方分布着一层钝化层，钝化层左右两侧分别是源电极和漏电极，中间是栅介质层，栅介质层的上方是栅电极；该栅介质层为高k介质层/电荷存储层/高k介质层的多层复合结构；该栅电极是由一个控制栅和多个浮栅组成。本发明专利技术通过多层复合栅介质层结构，并给靠近控制栅一端的浮栅到靠近漏极一端的浮栅施加逐渐减小的正向脉冲电压，不仅使得沟道电场分布均匀，抑制了沟道尖峰电场强度，提高了器件的击穿电压，还降低了制作成本和难度，可用于功率器件和高压开关器件。于功率器件和高压开关器件。于功率器件和高压开关器件。
【技术实现步骤摘要】
浮栅的高压Ga2O3金属氧化物半导体场效应管及制备方法
[0001]本专利技术属于微电子
，特别涉及一种浮栅高压的半导体器件，可用于功率器件和高压开关器件。
技术介绍
[0002]当今时代，功率半导体器件在电力电子领域分应用越来越广泛，以硅材料为代表的第一代半导体材料制备的器件性能已经难以满足目前的大功率器件需求。具有超宽禁带宽度的第三代宽禁带半导体已然成为大功率器件的重要发展领域，受到了广泛的关注。Ga2O3作为一种宽禁带半导体材料，它有五种同分异构体，其中单斜晶体β型Ga2O3稳定性最好，且β
‑
Ga2O3相较于另外两种性能优良的宽禁带半导体碳化硅和氮化镓材料更好，其禁带宽度约为4.8eV
‑
4.9eV，理论击穿电场可以达到8MV/cm，是碳化硅和氮化镓材料二倍，巴利加优值为3444，约为碳化硅的八倍、氮化镓的四倍。这说明采用β
‑
Ga2O3材料制作的功率器件的性能高于采用碳化硅和氮化镓材料制作的功率器件。因此β
‑
Ga2O3是一种性能更为优越的大功率开关器件制备材料。
[0003]作为高压功率器件，击穿电压对于Ga2O3金属氧化物半导体场效应管上而言是非常重要的性能指标，研究者们在这方面也付出了巨大努力。人们首先提出了一种Ga2O
3 MOSFET，如图 1所示。其自下而上包括衬底、缓冲层、外延层、栅介质层以及钝化层，栅介质层的左右两侧分别是源电极和漏电极，栅介质层上方是钝化层和栅电极，其关键在于采用Al2O3作为栅介质，并结合栅极场板结构以抑制沟道峰尖电场强度，使得其击穿电压可达到750V。这种结构虽然提高了击穿电压，但因为Ga2O
3 MOSFET的击穿是发生在外部环境中而非器件内部，因此该击穿电压实际上是空气击穿电压，空气击穿电压是指击穿发生在空气中时的电压，由于空气的相对介电常数是远小于Ga2O3，因此该击穿电压是远小于Ga2O
3 MOSFET的真实击穿电压的。
[0004]为了改善这种情况，人们又提出了采用源场板结构以抑制沟道峰尖电场，同时在测试过程中通过氟化液隔绝器件空气击穿，可使器件击穿电压达到2320V。这种结构的器件虽然大幅度提升了击穿电压，但其制造工艺难度和制作成本较高。
技术实现思路
[0005]本专利技术的目的在于针对上述现有技术的不足，提出一种浮栅高压的Ga2O3金属氧化物半导体场效应管及制备方法，以在不增加制造工艺难度和制作成本的情况下，通过平滑沟道电场分布，有效抑制沟道尖峰电场强度，提高器件的击穿电压。
[0006]为实现上述目的，本专利技术的浮栅的高压Ga2O3金属氧化物半导体场效应管，其自下而上包括衬底、缓冲层、外延层，外延层的上方分布着一层钝化层，钝化层左右两侧分别是源电极和漏电极，中间是栅介质层，栅介质层的上方是栅电极，其特征在于：
[0007]所述栅介质层，采用由底层高k介质层、电荷存储层和顶层高k介质层组成的多层结构；
[0008]所述栅电极，其由从左至右依次排列的一个控制栅和多个浮栅组成。
[0009]进一步，所述底层高k介质层和顶层高k介质层，其材料均采用Si2O3、Al2O3、HfO2和 ZrO2中的任意一种，该底层高k介质层的厚度为5
‑
15nm，该顶层高k介质层厚度为10
‑
50nm。
[0010]进一步，所述电荷存储层，其厚度为1
‑
10nm，材料采用Ni、Au、Pt、HfO2和AlN中的任意一种。
[0011]进一步，所述n型β
‑
Ga2O3外延层的电子浓度为10
16
cm
‑3‑
10
18
cm
‑3，厚度为50nm
‑
1μm。进一步，所述衬底采用Fe掺杂的β
‑
Ga2O3半绝缘衬底或Mg掺杂的β
‑
Ga2O3半绝缘衬底
[0012]为实现上述目的，本专利技术一种浮栅的高压Ga2O3金属氧化物半导体场效应管制备方法，其特征在于，包括如下:
[0013]1)对生长了UIDβ
‑
Ga2O3层的半绝缘衬底进行标准清洗，再将清洗后的样品放入MBE设备中，用分子束外延的方法生长50nm
‑
1μm厚的β
‑
Ga2O3外延层；
[0014]2)在n型β
‑
Ga2O3外延层上依次进行清洗、光刻、RIE刻蚀和光刻胶去除，形成间隔相等的多个隔离小块；
[0015]3)在每个隔离小块上光刻出源漏区，然后将样品放入离子注入机中，对光刻出的源漏区进行浓度为10
18
‑
10
20
cm
‑3、深度为50
‑
200nm的离子注入，最终在样品上形成高掺杂n型源漏区，再进行清洗、退火；
[0016]4)在完成3)之后的样品上先光刻出源漏金属沉积区，将其放入电子束蒸发台中，再在样品表面依次蒸发金属厚度为20
‑
80nm的Ti和厚度为100
‑
200nm的Au，形成源电极和漏电极；
[0017]5)将完成金属沉积的样品使用丙酮剥离进行金属剥离，再在400
‑
500℃的氮气氛围下退火 30s
‑
600s；
[0018]6)对完成退火的样品先沉积一层钝化层，再在钝化层上进行栅介质区域光刻，最后在光刻出的区域进行刻蚀，刻蚀出栅介质区，再去除光刻胶；
[0019]7)对完成刻蚀的样品先进行5
‑
15nm的底层高k介质沉积，再进行1
‑
10nm的电荷存储层沉积，最后进行10
‑
50nm的顶层高k介质沉积，完成栅介质沉积；
[0020]8)在样品的栅介质层上先进行栅极光刻，再进行金属蒸发和金属剥离，蒸发的金属依次为厚度为20
‑
80nm的Ni和厚度为100
‑
200nm的Au，同时形成控制栅和浮栅；
[0021]9)在完成栅金属剥离的样品的源、漏电极上依次再进行光刻、绝缘介质刻蚀和标准清洗去除光刻胶，形成源漏电极窗口，完成器件制作。
[0022]本明与现有技术相比具有如下优点：
[0023]1、本专利技术由于采用高k介质层/电荷存储层/高k介质层的结构作为栅介质层，使得栅介质层可以存储电荷，从而通过存储电荷耗尽外延层电子，进一步起到提高阈值电压的作用。
[0024]2、本专利技术由于采用浮栅和高k介质层/电荷存储层/高k介质层的结构作为栅介质层，可产生良好的技术效果，进一步提高器件性能：
[0025]第一，在器件未工作时，需要在靠近控制栅一端的浮栅到靠近漏极一端的浮栅上施加逐渐减小的正向脉冲电压，由于栅介质层采用由高k介质层/电荷存储层/高k介质层组成多层层叠结构，具有电荷存储的功能，因本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种浮栅的高压Ga2O3金属氧化物半导体场效应管，其自下而上包括衬底(1)、缓冲层(2)、外延层(3)，外延层的上方分布着一层钝化层(4)，钝化层左右两侧分别是源电极(5)和漏电极(6)，中间是栅介质层(7)，栅介质层的上方是栅电极(8)，其特征在于：所述栅介质层(7)，采用由底层高k介质层(71)、电荷存储层(72)和顶层高k介质层(73)组成的多层结构；所述栅电极(8)，其由从左至右依次排列的一个控制栅(81)和多个浮栅(82)组成。2.根据权利要求1所述的器件，其特征在于：所述底层高k介质层(71)和顶层高k介质层(73)，其材料均采用Si2O3、Al2O3、HfO2和ZrO2中的任意一种，该底层高k介质层的厚度为5
‑
15nm，该顶层高k介质层厚度为10
‑
50nm。3.根据权利要求1所述的器件，其特征在于：所述电荷存储层(72)，其厚度为1
‑
10nm，材料采用Ni、Au、Pt、HfO2和AlN中的任意一种。4.根据权利要求1所述的器件，其特征在于：n型β
‑
Ga2O3外延层(3)的电子浓度为10
16
cm
‑3‑
10
18
cm
‑3，厚度为50nm
‑
1μm。5.根据权利要求1所述的器件，其特征在于：所述衬底(1)采用Fe掺杂的β
‑
Ga2O3半绝缘衬底或Mg掺杂的β
‑
Ga2O3半绝缘衬底。6.一种浮栅的高压Ga2O3金属氧化物半导体场效应管制备方法，其特征在于，包括如下:1)对生长了UIDβ
‑
Ga2O3层的半绝缘衬底进行标准清洗，再将清洗后的样品放入MBE设备中，用分子束外延的方法生长50nm
‑
1μm厚的β
‑
Ga2O3外延层；2)在n型β
‑
Ga2O3外延层上依次进行清洗、光刻、RIE刻蚀和光刻胶去除，形成间隔相等的多个隔离小块；3)在每个隔离小块上光刻出源漏区，然后将样品放入离子注入机中，对光刻出的源漏区进行浓度为10
18...
【专利技术属性】
技术研发人员：冯倩，王正兴，蔡云匆，田旭升，张春福，周弘，张进成，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。