实现芯片测试的系统及方法技术方案

本发明专利技术涉及一种实现芯片测试的系统，包括模拟IP模块，用于进行模拟IP测试；数字模块，与所述的模拟IP模块相连接，用于进行内部通信信号的测试；输入输出单元库，与所述的数组模块相连接，用于封装连接线；测试模块，与所述的模拟IP模块、数字模块和输入输出单元库相连接，用于对芯片进行测试。本发明专利技术还涉及一种实现芯片测试的方法。采用了本发明专利技术的实现芯片测试的系统及方法，在满足芯片所用管脚最少的情况下，解决了DFT相关工具出错问题，实现了芯片的各项测试，无需增加测试管脚，从而尽可能的降低芯片面积，控制成本，测试也变得更灵活，可通过个别脚的输入，控制整个芯片，对于测试机台的测试板卡也相应降低要求，接口简单，降低成本。

【技术实现步骤摘要】
实现芯片测试的系统及方法
本专利技术涉及芯片领域，尤其涉及芯片测试领域，具体是指一种实现芯片测试的系统及方法。
技术介绍
芯片的测试设计，在管脚足够的情况下，一般会专门用一个脚作为测试使能，另选几个脚作为测试模式选择，根据不同测试模式，通过管脚打入所需激励，通过输出观察比较。在做DFT的时候，只需运行脚本中定义好相应测试管脚，确认状态，读入的IO库又是纯数字的标准IO库，结构定义明确，工具便可自行插入扫描链，扫描链检查、覆盖率统计等。测试使能独立存在，测试模式管脚足够，使用的纯数字的标准IO库，这类电路的可测性设计要基于管脚足够，IO口相对简单，所以它的适用性不高，随之带来的弊端就是管脚过多、面积过大、成本过高，对测试机的板卡要求也相应提高，增加测试成本、降低了效率。
技术实现思路
本专利技术的目的是克服了上述现有技术的缺点，提供了一种效率高、成本低、适用范围较为广泛的实现芯片测试的系统及方法。为了实现上述目的，本专利技术的实现芯片测试的系统及方法如下：该实现芯片测试的系统，其主要特点是，所述的系统包括：模拟IP模块，用于进行模拟IP测试；数字模块，与所述的模拟IP模块相连接，用于进行内部通信信号的测试；输入输出单元库，与所述的数字模块相连接，用于封装连接线；测试模块，与所述的模拟IP模块、数字模块和输入输出单元库相连接，用于对芯片进行测试；所述的测试模块包括控制管脚，所述的控制管脚与所述的输入输出单元库通过输入输出单元库的引脚相连接，用于控制芯片的不同测试模式。较佳地，所述的测试模块还包括：输入选择控制单元，与所述的模拟IP模块相连接，用于选择模拟IP模块输入端的正常功能模式与测试模式，提供扫描链的输入脚，控制时钟复位模块在不同模式下的状态；输出选择控制单元，与所述的模拟IP模块相连接，用于在正常功能模式下该模块将相应的正常功能信号传送到PAD输出端，在测试模式下将被测的模拟IP模块或时钟复位模块的输出信号传给PAD输出端；端口复用测试控制单元，与所述的输入输出单元库相连接，用于对PAD的输入输出、模拟/数字选择进行控制；端口选择控制单元，与所述的输入输出单元库相连接，用于在正常功能模式下将PAD的输入脚正常信号传输给glue_scan模块；在测试模式下，将PAD输入脚上的测试信号传输给测试模块test_ctrl_top。较佳地，所述的端口复用测试控制单元分为正常功能模式控制状态和测试模式控制状态。该基于上述系统实现芯片测试的方法，其主要特点是，所述的方法包括以下步骤：(1-1)通过所述的控制管脚选择功能模式和测试模式；(1-2)利用综合及插链工具对数字逻辑进行综合、插链，并进行布局布线和后仿网表集成修改；(1-3)进行扫描链检查和其他测试模式仿真并生成测试pattern；(1-4)根据测试码的信息对芯片管脚按规定时序打入相应激励，通过数据输出和测试码的输出值判断芯片异常。较佳地，所述的步骤(1-1)具体包括以下步骤：(1-1.1)判断所述的控制管脚的状态是否为1，如果是，则芯片进入测试模式，继续步骤(1-1.2)；否则，芯片为正常功能模式；(1-1.2)通过扫描链模式和寄存器状态控制不同的测试模式。较佳地，所述的步骤(1-3)具体包括以下步骤：(1-3.1)根据扫描链模式判断后仿网表扫描链是否正常，如果是，则生成测试向量，否则，继续步骤(1-1)；(1-3.2)其他测试模式进行仿真，I2C协议打入激励；(1-3.3)通过输出信号验证芯片各个功能的正确性，生成测试码并验证功能。较佳地，所述的方法还包括晶圆测试(CP，ChipProbing)和最终测试(FT，FinalTest)，其中晶圆测试是晶圆级(waferlevel)的测试，一般称为“中测”，最终测试是封装芯片级(packagedchiplevel)的测试，一般称为“成测”，所述的晶圆测试(CP，ChipProbing)和最终测试(FT，FinalTest)具体包括以下步骤：(2-1)进行接触测试；(2-2)进行待机电流测试和工作电流测试；(2-3)进行扫描链测试和存储器自检测试；(2-4)进行时钟复位测试和各模拟IP测试。较佳地，所述的方法还包括进入测试模式的具体步骤，具体包括以下步骤：(3-1)设计模拟/数字复用引脚；(3-2)给所述的引脚加高压，产生由低变高的信号，进入测试模式。较佳地，所述的方法还包括进入测试模式的具体步骤，具体包括以下步骤：(4-1)给引脚打入测试模式码；(4-2)通过译码进入测试模式。采用了本专利技术的实现芯片测试的系统及方法，在满足芯片所用管脚最少的情况下，解决了DFT相关工具出错问题，实现了芯片的各项测试，无需增加测试管脚，从而尽可能的降低芯片面积，控制成本，测试也变得更灵活，可通过个别脚的输入，控制整个芯片，对于测试机台的测试板卡也相应降低要求，接口简单，降低成本，本专利技术涉及芯片已量产，测试稳定。附图说明图1为本专利技术的实现芯片测试的系统的结构示意图。图2为本专利技术的实现芯片测试的方法的流程图。图3为利用本专利技术的实现芯片测试的方法进行FT测试的流程图。图4为本专利技术的实现芯片测试的方法中的进入测试模式的线路示意图。具体实施方式为了能够更清楚地描述本专利技术的
技术实现思路
，下面结合具体实施例来进行进一步的描述。本专利技术的该实现芯片测试的系统，其中，所述的系统包括：模拟IP模块，用于进行模拟IP测试；数字模块，与所述的模拟IP模块相连接，用于进行内部通信信号的测试；输入输出单元库，与所述的数字模块相连接，用于封装连接线；测试模块，与所述的模拟IP模块、数字模块和输入输出单元库相连接，用于对芯片进行测试；所述的测试模块包括控制管脚，所述的控制管脚与所述的输入输出单元库通过输入输出单元库的引脚相连接，用于控制芯片的不同测试模式。作为本专利技术的优选实施方式，所述的测试模块还包括：输入选择控制单元，与所述的模拟IP模块相连接，用于选择模拟IP模块输入端的正常功能模式与测试模式，提供扫描链的输入脚，控制时钟复位模块在不同模式下的状态；输出选择控制单元，与所述的模拟IP模块相连接，用于在正常功能模式下该模块将相应的正常功能信号传送到PAD输出端，在测试模式下将被测的模拟IP模块或时钟复位模块的输出信号传给PAD输出端；端口复用测试控制单元，与所述的输入输出单元库相连接，用于对PAD的输入输出、模拟/数字选择进行控制；端口选择控制单元，与所述的输入输出单元库相连接，用于在正常功能模式下将PAD的输入脚正常信号传输给glue_scan模块；在测试模式下，将PAD输入脚上的测试信号传输给测试模块test_ctrl_top。本文档来自技高网...

【技术保护点】
1.一种实现芯片测试的系统，其特征在于，所述的系统包括：/n模拟IP模块，用于进行模拟IP测试；/n数字模块，与所述的模拟IP模块相连接，用于进行内部通信信号的测试；/n输入输出单元库，与所述的数字模块相连接，用于封装连接线；/n测试模块，与所述的模拟IP模块、数字模块和输入输出单元库相连接，用于对芯片进行测试；/n所述的测试模块包括控制管脚，所述的控制管脚与所述的输入输出单元库通过输入输出单元库的引脚相连接，用于控制芯片的不同测试模式。/n

【技术特征摘要】
1.一种实现芯片测试的系统，其特征在于，所述的系统包括：
模拟IP模块，用于进行模拟IP测试；
数字模块，与所述的模拟IP模块相连接，用于进行内部通信信号的测试；
输入输出单元库，与所述的数字模块相连接，用于封装连接线；
测试模块，与所述的模拟IP模块、数字模块和输入输出单元库相连接，用于对芯片进行测试；
所述的测试模块包括控制管脚，所述的控制管脚与所述的输入输出单元库通过输入输出单元库的引脚相连接，用于控制芯片的不同测试模式。


2.根据权利要求1所述的实现芯片测试的系统，其特征在于，所述的测试模块还包括：
输入选择控制单元，与所述的模拟IP模块相连接，用于选择模拟IP模块输入端的正常功能模式与测试模式，提供扫描链的输入脚，控制时钟复位模块在不同模式下的状态；
输出选择控制单元，与所述的模拟IP模块相连接，用于在正常功能模式下该模块将相应的正常功能信号传送到PAD输出端，在测试模式下将被测的模拟IP模块或时钟复位模块的输出信号传给PAD输出端；
端口复用测试控制单元，与所述的输入输出单元库相连接，用于对PAD的输入输出、模拟/数字选择进行控制；
端口选择控制单元，与所述的输入输出单元库相连接，用于在正常功能模式下将PAD的输入脚正常信号传输给glue_scan模块；在测试模式下，将PAD输入脚上的测试信号传输给测试模块test_ctrl_top。


3.根据权利要求1所述的实现芯片测试的系统，其特征在于，所述的端口复用测试控制单元分为正常功能模式控制状态和测试模式控制状态。


4.一种基于权利要求1所述的系统实现芯片测试的方法，其特征在于，所述的方法具体包括以下步骤：
(1-1)通过所述的控制管脚选择功能模式和测试模式；
(1-2)利用综合及插链工具对数字逻辑进行综合、插链，并进行布局布线和后仿网表集成修改；

【专利技术属性】
技术研发人员：翟昊方，
申请(专利权)人：无锡华润矽科微电子有限公司，
类型：发明
国别省市：江苏;32