一种测试系统及其测试方法技术方案

本发明专利技术实施例公开了一种测试系统及其测试方法，测试系统用于对电路板进行老化测试，测试方法包括：确定电路板的第一电路模块的上电阶段信息；根据第一电路模块的上电阶段信息，在第一电路模块的上电阶段对电路板进行下电并再上电。本发明专利技术实施例中，经过连续多次上下电测试后检测电路板能否正常上电，实现了电路板的压力老化可靠性测试；断电的电压脉冲有可能对正在上电的第一电路模块造成损伤，经过连续多次上下电测试后检测第一电路模块的断电损伤老化程度，检测了第一电路模块对断电的电压脉冲的抗干扰能力，由此可深入检测电路板的硬件电路，解决了现有上下电老化测试无法深入检测PCBA的硬件电路的问题。

【技术实现步骤摘要】
一种测试系统及其测试方法
本专利技术实施例涉及老化测试技术，尤其涉及一种测试系统及其测试方法。
技术介绍
PCBA(assemblyofPCB)是PCB(PrintedCircuitBoard，印刷电路板)空板经过SMT(SurfaceMountTechnology，表面贴装技术)上件，再经过DIP(dualinline-pinpackage，双列直插式封装技术)插件的整个制程，简言之为已贴片的PCB。现在PCBA(assemblyofPCB)电子加工厂在进行PCBA生产时，根据客户需求或是PCBA产品特性会进行老化测试。老化测试是指模拟产品在现实使用条件中涉及到的各种因素对产品产生老化的情况进行相应条件加强实验的过程，老化测试可暴露PCBA的缺陷，如上下电异常，焊接不良，元件参数不匹配，温漂以及调试过程中造成的故障，以便剔除，对无缺陷的功能板将起到稳定参数的作用。目前，PCBA的其中一种老化测试即上下电老化测试方法为，对PCBA单板正常上电，然后断电，如此反复执行5000次，检测PCBA单板的老化。显然，上下电老化测试结果单一，无法深入检测PCBA的硬件电路。
技术实现思路
本专利技术实施例提供一种测试系统及其测试方法，以解决现有上下电老化测试无法深入检测PCBA的硬件电路的问题。本专利技术实施例提供了一种测试系统的测试方法，所述测试系统用于对电路板进行老化测试，所述测试方法包括：确定所述电路板的第一电路模块的上电阶段信息；根据所述第一电路模块的上电阶段信息，在所述第一电路模块的上电阶段对所述电路板进行下电并再上电。进一步地，所述第一电路模块的上电阶段信息至少包括：所述第一电路模块的设定上电时差Tdel和所述第一电路模块的设定上电时长Trise；所述第一电路模块的上电阶段为：(Tdq+Tdel，Tdq+Tdel+Trise)，其中，Tdq为所述电路板的入口上电时间。进一步地，所述确定所述电路板的第一电路模块的上电阶段信息包括：控制所述电路板连续上下电n次，并在每一次上电时采集所述电路板的入口上电时间、所述第一电路模块的起始上电时间和所述第一电路模块的上电时间长度，n为正整数且大于或等于5；将计算得出的所述电路板的入口上电时间与所述第一电路模块的起始上电时间之间的上电时间差值平均值确定为所述第一电路模块的设定上电时差，以及将计算得出的所述第一电路模块的上电时间长度平均值确定为所述第一电路模块的设定上电时长。进一步地，在所述第一电路模块的上电阶段对所述电路板进行下电的具体执行过程为：在所述第一电路模块的上电节点Tdq+Tdel+0.5*Trise处对所述电路板进行下电。本专利技术实施例还提供了一种测试系统，所述测试系统包括：电路板、电压监测装置和电源分析装置；所述电压监测装置用于确定所述电路板的第一电路模块的上电阶段信息；所述电源分析装置用于根据所述第一电路模块的上电阶段信息，在所述第一电路模块的上电阶段对所述电路板进行下电并再上电。进一步地，所述第一电路模块的上电阶段信息至少包括：所述第一电路模块的设定上电时差Tdel和所述第一电路模块的设定上电时长Trise；所述第一电路模块的上电阶段为：(Tdq+Tdel，Tdq+Tdel+Trise)，其中，Tdq为所述电路板的入口上电时间。进一步地，所述电压监测装置包括：上电控制模块，用于控制所述电路板连续上下电n次，并在每一次上电时采集所述电路板的入口上电时间、所述第一电路模块的起始上电时间和所述第一电路模块的上电时间长度，n为正整数且大于或等于5；上电计算模块，用于将计算得出的所述电路板的入口上电时间与所述第一电路模块的起始上电时间之间的上电时间差值平均值确定为所述第一电路模块的设定上电时差，以及将计算得出的所述第一电路模块的上电时间长度平均值确定为所述第一电路模块的设定上电时长。进一步地，所述电源分析装置具体用于在所述第一电路模块的上电节点Tdq+Tdel+0.5*Trise处对所述电路板进行下电。进一步地，所述电压监测装置为示波器，所述电源分析装置为高精度直流电源分析仪。本专利技术实施例中，首先确定电路板的第一电路模块的上电阶段信息，然后根据第一电路模块的上电阶段信息，在第一电路模块的上电阶段对电路板进行下电并再上电以进行一次测试。本专利技术实施例中，经过连续多次上下电测试后检测电路板能否正常上电，实现了电路板的压力老化可靠性测试；断电的电压脉冲有可能对正在上电的第一电路模块造成损伤，经过连续多次上下电测试后检测第一电路模块的断电损伤老化程度，检测了第一电路模块对断电的电压脉冲的抗干扰能力，由此可深入检测电路板的硬件电路，解决了现有上下电老化测试无法深入检测PCBA的硬件电路的问题。附图说明为了更清楚地说明现有技术或本专利技术实施例中的技术方案，下面将对现有技术或本专利技术实施例描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是现有技术或本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术实施例提供的一种测试系统的测试方法的示意图；图2是本专利技术实施例提供的一种测试系统的结构图；图3是本专利技术实施例提供的一种电路板的上电时序图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，以下将参照本专利技术实施例中的附图，通过实施方式清楚、完整地描述本专利技术的技术方案，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。参考图1所示，为本专利技术实施例提供的一种测试系统的测试方法的示意图。该测试方法可用于对PCBA进行上下电老化测试，该测试方法可通过测试系统执行。具体的，测试系统用于对电路板进行老化测试，在此所述电路板为已贴片的印刷电路板即PCBA。本实施例提供的测试方法包括：步骤110、确定电路板的第一电路模块的上电阶段信息。本实施例中，测试系统包括电压监测装置，电压监测装置用于确定电路板的第一电路模块的上电阶段信息。电路板包括多个电路模块，电路板上电后电路板中各个电路模块才开始上电，并且每个电路模块的上电时间可能不同，在此以电路板的第一电路模块为例进行说明。第一电路模块的上电阶段为第一电路模块的起始上电时间和第一电路模块的正常通电时间构成的时间区间，起始上电时间为第一电路模块开始上电的时刻，正常通电时间为第一电路模块结束上电过程并进入正常通电阶段的时刻。已知第一电路模块在电路板上电后经过一段时间长度后才开始上电，因此第一电路模块的起始上电时间和正常通电时间均与电路板的入口上电时间相关联，而每一次电路板上电时的入口上电时间均发生变化，基于此，电压监测装置通过电压监测获取与第一电路模块的上电阶段相关联的第一电路模块的上电阶段信息，根据第一电本文档来自技高网...

【技术保护点】
1.一种测试系统的测试方法，其特征在于，所述测试系统用于对电路板进行老化测试，所述测试方法包括：/n确定所述电路板的第一电路模块的上电阶段信息；/n根据所述第一电路模块的上电阶段信息，在所述第一电路模块的上电阶段对所述电路板进行下电并再上电。/n

【技术特征摘要】
1.一种测试系统的测试方法，其特征在于，所述测试系统用于对电路板进行老化测试，所述测试方法包括：
确定所述电路板的第一电路模块的上电阶段信息；
根据所述第一电路模块的上电阶段信息，在所述第一电路模块的上电阶段对所述电路板进行下电并再上电。


2.根据权利要求1所述的测试方法，其特征在于，所述第一电路模块的上电阶段信息至少包括：所述第一电路模块的设定上电时差Tdel和所述第一电路模块的设定上电时长Trise；
所述第一电路模块的上电阶段为：(Tdq+Tdel，Tdq+Tdel+Trise)，其中，Tdq为所述电路板的入口上电时间。


3.根据权利要求2所述的测试方法，其特征在于，所述确定所述电路板的第一电路模块的上电阶段信息包括：
控制所述电路板连续上下电n次，并在每一次上电时采集所述电路板的入口上电时间、所述第一电路模块的起始上电时间和所述第一电路模块的上电时间长度，n为正整数且大于或等于5；
将计算得出的所述电路板的入口上电时间与所述第一电路模块的起始上电时间之间的上电时间差值平均值确定为所述第一电路模块的设定上电时差，以及将计算得出的所述第一电路模块的上电时间长度平均值确定为所述第一电路模块的设定上电时长。


4.根据权利要求2所述的测试方法，其特征在于，在所述第一电路模块的上电阶段对所述电路板进行下电的具体执行过程为：在所述第一电路模块的上电节点Tdq+Tdel+0.5*Trise处对所述电路板进行下电。


5.一种测试系统，其特征在于，所述测试系统包括：电路...

【专利技术属性】
技术研发人员：熊友军，方巍，
申请(专利权)人：深圳市优必选科技有限公司，
类型：发明
国别省市：广东;44