【技术实现步骤摘要】
三维半导体存储器件相关申请的交叉引用本专利申请要求于2018年12月21日在韩国知识产权局提交的第10-2018-0167569号韩国专利申请的优先权，其公开内容通过全文引用一并于此。
本专利技术构思的实施例涉及半导体存储器件，更具体地，涉及具有三维布置的存储单元的三维(3D)半导体存储器件。
技术介绍
半导体器件已高度集成，以提供优越性能和低制造成本。半导体器件的集成密度直接影响半导体器件的成本，从而导致对高度集成半导体器件的需求。典型的二维(2D)或平面半导体器件的集成密度可以主要由单位存储单元占据的面积确定。因此，典型的2D或平面半导体器件的集成密度可能受到形成精细图案的技术的极大影响。然而，由于需要极高价格的装置来形成精细图案，因此尽管2D半导体器件的集成密度持续增加但仍然受限。已经开发了包括三维布置的存储单元的三维(3D)半导体器件以克服这些限制。
技术实现思路
本专利技术构思的实施例可以提供能够改善图案轮廓的三维(3D)半导体存储器件。本专利技术构思的实施例还可以提供能...
【技术保护点】
1.一种三维3D半导体存储器件，包括：/n衬底；/n所述衬底上的电极结构，所述电极结构包括沿相对于所述衬底的顶表面竖直的第一方向堆叠的栅电极，所述栅电极包括电极焊盘区；以及/n穿透一个电极焊盘区的虚设竖直结构，/n其中所述虚设竖直结构包括：/n基本沿所述第一方向延伸的虚设竖直半导体图案；以及/n延伸到所述衬底中并与所述虚设竖直半导体图案的一部分相接触的接触图案。/n
【技术特征摘要】
20181221 KR 10-2018-01675691.一种三维3D半导体存储器件，包括：
衬底；
所述衬底上的电极结构，所述电极结构包括沿相对于所述衬底的顶表面竖直的第一方向堆叠的栅电极，所述栅电极包括电极焊盘区；以及
穿透一个电极焊盘区的虚设竖直结构，
其中所述虚设竖直结构包括：
基本沿所述第一方向延伸的虚设竖直半导体图案；以及
延伸到所述衬底中并与所述虚设竖直半导体图案的一部分相接触的接触图案。
2.根据权利要求1所述的3D半导体存储器件，还包括所述衬底和所述电极结构之间的源极导电图案。
3.根据权利要求2所述的3D半导体存储器件，其中所述虚设竖直半导体图案穿透所述一个电极焊盘区，穿透所述一个电极焊盘区下的所述源极导电图案，并且延伸到所述衬底中。
4.根据权利要求3所述的3D半导体存储器件，
其中所述虚设竖直结构在平行于所述衬底的所述顶表面的第二方向上比下述竖直结构宽，所述竖直结构穿透在所述第二方向上与电极焊盘区间隔开的所述电极结构的一部分。
5.根据权利要求4所述的3D半导体存储器件，其中所述虚设竖直半导体图案与所述衬底间隔开，虚设数据存储图案介于所述虚设竖直半导体图案与所述衬底之间。
6.根据权利要求5所述的3D半导体存储器件，其中所述虚设数据存储图案的底部位于所述虚设竖直半导体图案的底表面和所述衬底之间。
7.根据权利要求5所述的3D半导体存储器件，其中所述虚设数据存储图案在所述虚设竖直半导体图案和所述电极结构之间以及在所述虚设竖直半导体图案和所述源极导电图案之间基本沿所述第一方向延伸。
8.根据权利要求7所述的3D半导体存储器件，其中所述虚设数据存储图案的顶端和底端是开放的。
9.根据权利要求1所述的3D半导体存储器件，其中所述虚设竖直结构还包括：
所述接触图案上和所述虚设竖直半导体图案的内侧壁上的虚设绝缘图案。
10.根据权利要求9所述的3D半导体存储器件，其中所述接触图案包括导电材料和绝缘材料中的至少一种。
11.根据权利要求9所述的3D半导体存储器件，
其中所述接触图案包括与所述虚设绝缘图案的材料不同的材料，
其中所述虚设绝缘图案与所述接触图案的顶表面接触，以及
其中所述虚设竖直半导体图案与所述接触图案的侧壁接触。
12.根据权利要求9所述的3D半导体存储器件，
其中所述接触图案包括：与所述虚设竖直半导体图案的所述底部接触的第一部分；以及与所述虚设竖直半导体图案间隔开的第二部分，所述第一部分介于所述第二部分与所述虚设竖直半导体图案之间，
其中所述第一部分包括与所述虚设绝缘图案的材料不同的材料，所述第二部分包括与所述虚设绝缘图案相同的材料。
13.根据权利要求12所述的3D半导体存储器件，其中所述虚设绝缘图案和所述接触图案的所述第二部分彼此接触，以提供一个整体。
14.一种三维3D半导体存储器件，包括：
包括单元阵列区和连接区的衬底；
所述衬底上的电极结构，所...
【专利技术属性】
技术研发人员：孙荣晥，韩智勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。