用于减轻碳化硅MOSFET器件中的短沟道效应的方法和组件技术

本文提供了一种功率晶体管组件和减轻功率晶体管组件中的短沟道效应的方法。功率晶体管组件包括：第一半导体材料层，该第一半导体材料层由第一导电型材料形成；和硬掩模层，该硬掩模层覆盖第一层的至少一部分并且具有穿过其暴露第一层的表面的窗口。功率晶体管组件还包括：第一区，该第一区在第二导电型材料的第一半导体材料层中形成并且与窗口对准；一个或多个源极区，该一个或多个源极区在第一区内由第一导电型材料形成并且被第一区的一部分分隔开；以及第一区的延伸部，该第一区的延伸部横向地延伸穿过第一层的表面。

Methods and components for reducing short channel effect in silicon carbide MOSFET devices

【技术实现步骤摘要】
【国外来华专利技术】用于减轻碳化硅MOSFET器件中的短沟道效应的方法和组件相关申请的交叉引用本申请要求于2017年11月7日提交的美国临时申请第62/582,438号的优先权和权益，其全部内容通过引用并入本文。
技术介绍
本说明书涉及半导体器件和半导体器件的制造，更具体地涉及在碳化硅(SiC)上的竖直的、双注入型金属氧化物半导体场效应晶体管(MOSFET)器件及制造它们的方法。碳化硅(SiC)是宽带隙(WBG)半导体材料，该宽带隙半导体材料具有使其适用于高电压、高功率半导体器件的材料特性。然而，SiC还展现出缺乏不期望的任何注入物类的扩散。这种限制意味着所有注入的层相对于半导体材料的表面是浅的，并且因此所有结深度受限于离子注入装备的能力(通常在1.0-2.0μm的范围内)。由于与需要将源极注入“自对准”放置到形成体层的硬掩模相关的约束，并且由于期望具有带有低“漏极-源极导通电阻”(RDS(on))的MOSFET，竖直的、双注入型金属氧化物半导体(VDIMOS)的沟道长度比期望的短。当在漏极和源极之间的高反向电压下，MOS器件的沟道接近P体中的耗尽层的宽度时，MOSFET的漏极电流展现出“短沟道”效应，这由靠近雪崩电压的高泄漏电流来表现出来。这种异常漏电流的一个特征是，可以通过栅极上的负偏置被完全消除该异常漏电流，这具有以电子方式增加沟道的有效长度效应。因为阈值电压依赖于温度特性，所以当在P阱中形成反型层所需的电压降低时，“短沟道”效应在升高的环境温度和操作温度下甚至更显著。短沟道效应(也称为漏极诱导势垒降低(DIBL)或穿通)由于局部温度增加和栅极氧化物中的热载流子的注入速率增加，可能影响MOSFET的长期可靠性。例如，在带有“长沟道”的经典MOSFET中，主体中形成反型层所需的栅极电压完全独立于漏极电压。在漏极诱导势垒降低(DIBL)的情况下，主体内的耗尽区具有降低用于电子的势能垒的效果。栅极电压具有将势垒降低到电子能够流动的程度的功能。随着沟道变得越来越短，更大的漏极电压(VD)会将主体中的耗尽区加宽到一定程度，这降低了势垒，从而允许电子在源极和漏极之间流动。
技术实现思路
在一个实施方案中，功率晶体管组件包括：第一半导体材料层，该第一半导体材料层由第一导电型材料形成；和硬掩模层，该硬掩模层覆盖第一层的至少一部分并且具有穿过其暴露第一层的表面的窗口。功率晶体管组件还包括：第一区，该第一区在第二导电型材料的第一半导体材料层中形成并且与窗口对准；一个或多个源极区，该一个或多个源极区在第一区内由第一导电型材料形成并且被第一区的一部分分隔开；以及第一区的延伸部，该第一区的延伸部横向地延伸穿过第一层的表面。在另一实施方案中，一种减轻功率晶体管组件中的短沟道效应的方法包括在由碳化硅材料形成的衬底的第一表面上使用多晶硅层作为硬掩模来阻挡注入，该多晶硅层具有相对于衬底的外表面和内表面，以及在该内表面和该外表面之间延伸的面，该内表面和该外表面之间的距离限定了多晶硅层的厚度。该方法还包括打开穿过多晶硅层到达衬底的第一表面的窗口，并且在衬底的第一表面中注入杂质以形成与窗口完美对准的主体区。该方法进一步包括在主体区中形成源极区，在多晶硅层上生长氧化物，蚀刻掉氧化物，以及将附加的杂质注入到接近蚀刻的氧化面的衬底的第一表面中，形成背离源极区延伸的主体区的横向延伸部，以形成功率晶体管组件的更长沟道。在又一实施方案中，功率半导体组件包括：半导体衬底，该半导体衬底由N型材料形成并且具有第一杂质浓度；和P阱，该P阱形成在在半导体衬底的第一表面上并且具有第二杂质浓度，该第二杂质浓度大于半导体衬底的第一杂质浓度。功率半导体组件还包括N型源极区，该N型源极区形成在P阱中的半导体衬底的第一表面上并且具有大于第一杂质浓度的第三杂质浓度、形成在半导体衬底的第一表面上并且远离N型源极区横向地延伸的至少一个P型延伸部区、以及形成在N型源极区之间的半导体衬底的第一表面上的栅极绝缘膜。附图说明图1至10示出了本文描述的方法和装置的示例性实施方案。图1至4示出了根据本公开的示例性实施方案的形成竖直的、双注入型金属氧化物半导体场效应晶体管(MOSFET)的序列。图5至8示出了根据本公开的另一示例性实施方案的形成竖直的、双注入型金属氧化物半导体场效应晶体管(MOSFET)的序列。图9是形成具有多个沟道延伸部的功率晶体管组件的过程的截剖视图。图10是根据本公开的示例性实施方案的减轻功率晶体管组件中的短沟道效应的方法的流程图。尽管各种实施方案的特定的特征可能在一些附图中示出而在其他附图中没有示出，但这仅仅是为了方便。任何附图的任何特征可以与任何其他附图的任何特征相结合来引用和/或要求保护。除非另有说明，否则本文提供的附图意味着说明本公开的实施方案的特征。这些特征被认为适用于包括本公开的一个或多个实施方案的多种系统。因此，附图并不意味着包括本领域普通技术人员已知的用于实践本文公开的实施方案所需的所有常规特征。具体实施方式以下详细描述通过示例而非限制的方式示出了本公开的实施方案。设想的是本公开在多个不同的应用中对碳化硅半导体器件有一般的应用。本文描述了竖直的双注入型金属氧化物半导体(VDMOS)器件的实施方案。该VDMOS器件合并双注入制造工艺，其中通过由器件的硬掩模(多晶硅)的边缘限定的公共窗口注入p型掺杂区和n+型源极区。根据一些实施方案，硬掩模层包括金属(metal或metals)，该金属可以呈金属氮化物的形式(例如氮化钛)。硬掩模层还可以由非金属氮化物(诸如氮化硅)、氮氧化物(诸如氮氧化硅)等形成。P区比n+源极注入得更深，并且表面沟道长度被限定为在p源极和n+源极之间的横向的注入距离。例如，在n型增强型MOSFET中，例如，栅极上的正偏压导致在栅极氧化物下的p型区中形成表面反型层—或沟道，并且从而在源极和漏极之间产生导电路径。然后，正漏极电压的施加在漏极和源极之间产生电流。电子进入源极端子并且横向地流过在栅极下的反型层到达n漂移区，然后电子竖直的流过n漂移区到达漏极端子。在一个实施方案中，功率晶体管组件包括由第一导电型材料(诸如带有例如多晶硅材料的硬掩模层的、外延形成的碳化硅(SiC)衬底，该硬掩模层覆盖第一层的至少一部分并且具有穿过其暴露第一层的表面的窗口)形成的第一半导体材料层。在一些实施方案中，在形成硬掩模层之前，在第一半导体材料层上形成薄氧化物层。第一区形成在第二导电型材料的第一半导体材料层中并且与窗口紧密地对准。一个或多个源极区与第一区形成pn结。一个或多个源极区在第一区内由第一导电型材料形成并且被第一区的一部分分隔开。形成第一区的延伸部以横向地延伸穿过第一层的表面。该延伸部可以包括独立于一个或多个串行延伸部中的彼此形成的一个或多个串行延伸部。第一区的延伸部用于延长沟道并且减少短沟道效应。第一个区不能简单地被延长以达到同样的目的。如果简单地延伸第一区(P阱)，则这将达到与最初将第一区形成为更长的主体大致相同的结果，除此之外，这将通过挤压JFET区而产生负面影响。为本文档来自技高网...

【技术保护点】
1.一种功率晶体管组件，包括：/n第一半导体材料层，所述第一半导体材料层由第一导电型材料形成；/n硬掩模层，所述硬掩模层覆盖所述第一层的至少一部分，并且具有通过其暴露所述第一层表面的窗口；/n第一区，所述第一区形成在第二导电型材料的所述第一半导体材料层中并且与所述窗口对准，所述第一区从所述表面延伸到所述第一层第一深度中；/n一个或多个源极区，所述一个或多个源极区在所述第一区内由第一导电型材料形成并且被所述第一区的一部分分隔开；和/n所述第一区的延伸部，所述第一区的所述延伸部横向地延伸穿过所述第一层的所述表面，所述第一区的所述延伸部从所述表面延伸到所述第一层第二深度中，所述第二深度小于所述第一深度。/n

【技术特征摘要】
【国外来华专利技术】20171107 US 62/582,4381.一种功率晶体管组件，包括：
第一半导体材料层，所述第一半导体材料层由第一导电型材料形成；
硬掩模层，所述硬掩模层覆盖所述第一层的至少一部分，并且具有通过其暴露所述第一层表面的窗口；
第一区，所述第一区形成在第二导电型材料的所述第一半导体材料层中并且与所述窗口对准，所述第一区从所述表面延伸到所述第一层第一深度中；
一个或多个源极区，所述一个或多个源极区在所述第一区内由第一导电型材料形成并且被所述第一区的一部分分隔开；和
所述第一区的延伸部，所述第一区的所述延伸部横向地延伸穿过所述第一层的所述表面，所述第一区的所述延伸部从所述表面延伸到所述第一层第二深度中，所述第二深度小于所述第一深度。


2.根据权利要求1所述的功率晶体管组件，其中所述第一层是外延地形成的碳化硅(SiC)的衬底。


3.根据权利要求1所述的功率晶体管组件，其中所述硬掩模层包括多晶硅材料层。


4.根据权利要求3所述的功率晶体管组件，其中所述硬掩模层包括薄氧化物层。


5.根据权利要求1所述的功率晶体管组件，其中所述一个或多个源极区与所述第一区形成pn结。


6.根据权利要求1所述的功率晶体管组件，其中所述第一区的所述延伸部包括独立于所述一个或多个串行延伸部彼此形成的一个或多个串行延伸部。


7.根据权利要求1所述的功率晶体管组件，进一步包括形成在与所述一个或多个源极区相对的所述第一层的侧部上的漏极区。


8.一种减轻功率晶体管组件中的短沟道效应的方法，所述方法包括：
在由碳化硅材料形成的衬底的第一表面上形成硬掩模层，所述硬掩模层具有相对于所述衬底的外表面和内表面，以及在所述内表面和所述外表面之间延伸的面，所述内表面和所述外表面之间的距离限定了所述硬掩模层的厚度；
打开穿过所述硬掩模层到达所述衬底的所述第一表面的窗口；
在所述衬底的所述第一表面中注入杂质，以形成与所述窗口大致对准的主体区；
在所述主体区中形成源极区；
氧化所述硬掩模层的所述面；
蚀刻掉所述硬掩模层的所述氧化面；以及
将附加的杂质注入到接近所述蚀刻的氧化面的所述衬底的所述第一表面中，形成在所述硬掩模层的方向背离所述...

【专利技术属性】
技术研发人员：D·G·斯德鲁拉，A·S·卡夏普，
申请(专利权)人：美高森美公司，
类型：发明
国别省市：美国;US