一种鳍型结构的功率MOSFET及其制备方法技术

本发明专利技术公开了一种鳍型结构的功率MOSFET，包括衬底、成型在衬底正面上的外延层、若干间隔且平行成型在所述外延层上的鳍型硅墙、成型在所述相邻鳍型硅墙之间的掺杂多晶硅层、成型在掺杂多晶硅层正面上且位于相邻鳍型硅墙之间的BPSG层以及覆盖在鳍型硅墙顶部和BPSG层顶部的金属布线层；鳍型硅墙包含成型在所述衬底正面上的外延硅片层、成型在所述外延硅片层上的P‑Well层和成型在所述P‑Well层正面的N+区域或/和P+区域；所述N+区域或/和P+区域用金属布线层连接。本发明专利技术还公开了该鳍型结构的功率MOSFET的制备方法。本发明专利技术极大缩小之前传统功率MOSFET多晶硅Trench之间的距离。

Power MOSFET with fin structure and its preparation method

【技术实现步骤摘要】
一种鳍型结构的功率MOSFET及其制备方法
本专利技术涉及功率MOSFET制备
，特别涉及一种鳍型结构的功率MOSFET及其制备方法。
技术介绍
参见图1，传统功率TrenchMOSFET器件包括衬底1和由下至上依次覆盖在衬底1的外延层2、P-Well层3、N-Source层4、介质层5和金属层6；器件Source区域开一浅槽贯穿N-Source层至P-Well层，浅槽的底部有P+区域7，金属层6通过此浅槽及浅槽底部的P+区域7连通N-Source层4和P-Well层3；Gate区域开深槽Trench8，深槽Trench8的深度要超过P-Well层3，深槽Trench8里有栅氧化层和掺杂多晶硅。传统功率TrenchMOSFT器件的工艺流程步骤如下：(1)N-/N+外延片；(2)晶圆正面氧化；(3)Trench光刻(M1)、刻蚀；(4)栅氧、掺杂多晶硅淀积、多晶硅Etchback、多晶硅氧化；(5)P-Well光刻(M2)、P-Well离子注入、推进；(6)N+Source光刻(M3)、N+Source离子注入、推进；(7)BPSG淀积；(7)接触孔光刻(M4)、刻蚀、P+离子注入；(8)金属化沉积、金属化光刻、刻蚀。传统功率TrenchMOSFT器件结构及工艺主要缺点是Pitch大(两个Trench间的重复间距)。主要原因有两点：(1)Trench之间需要做接触孔光刻和刻蚀，即相邻Trench之间的间距等于接触孔的宽度加上两倍接触孔光刻和Trench之间的套刻宽度；(2)受光刻机分辨率的限制，Trench本身的宽度也比较宽。以最小光刻宽度0.2um为例(Trench的宽度)。Pitch的宽度等于Trench的宽度，加上接触孔的宽度，再加上两倍的接触孔光刻和Trench之间的套刻宽度，这样大致估算Pitch的宽度为0.8-1.0um，即3-4倍最小光刻条宽。
技术实现思路
本专利技术所要解决的技术问题之一在于针对传统功率TrenchMOSFET器件结构所存在的问题而提供一种鳍型结构的功率MOSFET。本专利技术所要解决的技术问题之二在于针对传统功率TrenchMOSFET器件结构的工艺所存在的问题而提供一种鳍型结构的功率MOSFET的制备方法。作为本专利技术第一方面的鳍型结构的功率MOSFET，包括衬底、成型在衬底正面上的外延层、若干间隔且平行成型在所述外延层上的鳍型硅墙、成型在所述相邻鳍型硅墙之间的掺杂多晶硅层、成型在掺杂多晶硅层正面上且位于相邻鳍型硅墙之间的BPSG层以及覆盖在鳍型硅墙顶部和BPSG层顶部的金属布线层；鳍型硅墙包含成型在所述衬底正面上的外延硅片层、成型在所述外延硅片层上的P-Well层和成型在所述P-Well层正面的N+区域或/和P+区域；所述N+区域或/和P+区域用金属布线层连接。在本专利技术的一个优选实施例中，P+区域与N+区域平面交叉排列。在本专利技术的一个优选实施例中，鳍型硅墙的表面低于所述BPSG层的表面。作为本专利技术第二方面的鳍型结构的功率MOSFET的制备方法，包括如下步骤：步骤1：在衬底的外延硅片的正面淀积四层介质层，其中第一介质层为SiO2介质层，淀积在外延硅片的正面上；第二介质层为Si3N4介质层，淀积在第一介质层的正面上；第三介质层为SiO2介质层，淀积在第二介质层的正面上；第四介质层为Si3N4介质层，淀积在第三介质层的正面上；步骤2：第一次光刻/刻蚀，蚀刻掉部分第四介质层Si3N4介质层，用第四介质层Si3N4介质层制出作台阶，相邻台阶之间的第四介质层Si3N4介质层被蚀去，露出所述第三介质层SiO2介质层；步骤3：在表面淀积多晶硅并Etchback，在台阶处形成多晶硅侧墙；步骤4：用磷酸去除第四层介质层Si3N4介质层，保留多晶硅侧墙；步骤5：用多晶硅侧墙作为硬质掩模(后续刻蚀的屏蔽层)，刻蚀掉多晶硅侧墙以外区域的第三介质层、第二介质层和第一介质层，保留多晶硅侧墙正下方的第三介质层、第二介质层和第一介质层，形成夹心ONO结构，所有的夹心ONO结构相互平行且间隔；步骤6：以夹心ONO结构作为硬质掩模，蚀刻外延层至规定的深度，同时蚀刻掉夹心ONO结构上的多晶硅侧墙；此深槽作为功率MOSFET的栅极区域；步骤7：深槽处进行栅氧化及掺杂多晶硅淀积，再Etchback，使得掺杂多晶硅保留在深槽里；掺杂多晶硅层的表面低于夹心ONO结构的表面；步骤8：在晶圆正面进行BPSG淀积，再Etchback或者化学机械抛光(CMP)，保留掺杂多晶硅层的正面上的BPSG层，同时去除夹心ONO结构上的第三介质层，露出夹心ONO结构上的第二介质层，BPSG层的表面与夹心ONO结构的第二介质层的表面几乎是平的；步骤9：去除夹心ONO结构上的第二介质层和第一介质层，使夹心ONO结构中覆盖的外延层露出来；BPSG层的表面高于夹心ONO结构中的外延层的表面；步骤10:在露出的夹心ONO结构中的外延层的正面分别进行P型离子注入/推进和N型离子注入/推进,形成P-Well层和N+Source层，其中，N+Source层位于P-Well层上方；步骤11：在N+Source层表面，再光刻/P+注入，平面交叉形成P+区域；此P+区域的结深应超过N+Source的结深，直接连通到P-Well层；步骤12、在所有的鳍型硅墙的顶部和BPSG层的顶部淀积金属布线层，形成器件的源极。由于采用了如上的技术方案，本专利技术与现有技术相比，具有以下优点：1.用Spacer结构来制作鳍型硅墙，此硅墙用来制作功率MOSFET的P-Well区域和N+区域/P+区域；2.用此方法可极大缩小之前传统功率MOSFET多晶硅Trench之间的距离；3.在此鳍型硅墙上面不需要开接触孔，直接在其上面就可以形成器件源极的电极。本专利技术是自对准结构，即只用一张掩模版就可以确定器件的结构。因此，理论上讲，此结构的pitch宽度可缩小到1倍最小光刻条宽。附图说明图1为传统功率TrenchMOSFT器件的结构示意图。图2为本专利技术鳍型结构的功率MOSFET的制备方法的步骤1的结构示意图。图3为本专利技术鳍型结构的功率MOSFET的制备方法的步骤2的结构示意图。图4为本专利技术鳍型结构的功率MOSFET的制备方法的步骤3的结构示意图。图5为本专利技术鳍型结构的功率MOSFET的制备方法的步骤4的结构示意图。图6为本专利技术鳍型结构的功率MOSFET的制备方法的步骤5的结构示意图。图7为本专利技术鳍型结构的功率MOSFET的制备方法的步骤6的结构示意图。图8为本专利技术鳍型结构的功率MOSFET的制备方法的步骤7的结构示意图。图9为本专利技术鳍型结构的功率MOSFET的制备方法的步骤8的结构示意图。图10为本专利技术鳍型结构的功率MOSFET的制备方法的步骤9的结构示意图。图11为本专利技术鳍型结构的功率MOSFET的制备方法本文档来自技高网...

【技术保护点】
1.鳍型结构的功率MOSFET，其特征在于，包括包括衬底、成型在衬底正面上的外延层、若干间隔且平行成型在所述外延层上的鳍型硅墙、成型在所述相邻鳍型硅墙之间的掺杂多晶硅层、成型在掺杂多晶硅层正面上且位于相邻鳍型硅墙之间的BPSG层以及覆盖在鳍型硅墙顶部和BPSG层顶部的金属布线层；鳍型硅墙包含成型在所述衬底正面上的外延硅片层、成型在所述外延硅片层上的P-Well层和成型在所述P-Well层正面的N+区域或/和P+区域；所述N+区域或/和P+区域用金属布线层连接。/n

【技术特征摘要】
1.鳍型结构的功率MOSFET，其特征在于，包括包括衬底、成型在衬底正面上的外延层、若干间隔且平行成型在所述外延层上的鳍型硅墙、成型在所述相邻鳍型硅墙之间的掺杂多晶硅层、成型在掺杂多晶硅层正面上且位于相邻鳍型硅墙之间的BPSG层以及覆盖在鳍型硅墙顶部和BPSG层顶部的金属布线层；鳍型硅墙包含成型在所述衬底正面上的外延硅片层、成型在所述外延硅片层上的P-Well层和成型在所述P-Well层正面的N+区域或/和P+区域；所述N+区域或/和P+区域用金属布线层连接。


2.如权利要求1所述的鳍型结构的功率MOSFET，其特征在于，P+区域与N+区域平面交叉排列。。


3.如权利要求1所述的鳍型结构的功率MOSFET，其特征在于，鳍型硅墙的表面低于所述BPSG层的表面。


4.权利要求1至3所述的鳍型结构的功率MOSFET的制备方法，其特征在于，包括如下步骤：
步骤1：在衬底的外延硅片的正面淀积四层介质层，其中第一介质层为SiO2介质层，淀积在外延硅片的正面上；第二介质层为Si3N4介质层，淀积在第一介质层的正面上；第三介质层为SiO2介质层，淀积在第二介质层的正面上；第四介质层为Si3N4介质层，淀积在第三介质层的正面上；
步骤2：第一次光刻/刻蚀，蚀刻掉部分第四介质层Si3N4介质层，用第四介质层Si3N4介质层制出作台阶，相邻台阶之间的第四介质层Si3N4介质层被蚀去，露出所述第三介质层SiO2介质层；
步骤3：在表面淀积多晶硅并Etchback，在台阶处形成多晶硅侧墙；
步骤4：用磷酸去除第四层介质层Si...

【专利技术属性】
技术研发人员：黄平，鲍利华，顾海颖，
申请(专利权)人：上海朕芯微电子科技有限公司，
类型：发明
国别省市：上海;31