一种鳍型结构的功率MOSFET及其制备方法技术

本发明专利技术公开了一种鳍型结构的功率MOSFET，包括衬底、成型在衬底正面上的外延层、若干间隔且平行成型在所述外延层上的鳍型硅墙、成型在所述相邻鳍型硅墙之间的掺杂多晶硅层、成型在掺杂多晶硅层正面上且位于相邻鳍型硅墙之间的BPSG层以及覆盖在鳍型硅墙顶部和BPSG层顶部的金属布线层；鳍型硅墙包含成型在所述衬底正面上的外延硅片层、成型在所述外延硅片层上的P‑Well层和成型在所述P‑Well层正面的N+区域或/和P+区域；所述N+区域或/和P+区域用金属布线层连接。本发明专利技术还公开了该鳍型结构的功率MOSFET的制备方法。本发明专利技术极大缩小之前传统功率MOSFET多晶硅Trench之间的距离。

Power MOSFET with fin structure and its preparation method

【技术实现步骤摘要】
一种鳍型结构的功率MOSFET及其制备方法
本专利技术涉及功率MOSFET制备
，特别涉及一种鳍型结构的功率MOSFET及其制备方法。
技术介绍
参见图1，传统功率TrenchMOSFET器件包括衬底1和由下至上依次覆盖在衬底1的外延层2、P-Well层3、N-Source层4、介质层5和金属层6；器件Source区域开一浅槽贯穿N-Source层至P-Well层，浅槽的底部有P+区域7，金属层6通过此浅槽及浅槽底部的P+区域7连通N-Source层4和P-Well层3；Gate区域开深槽Trench8，深槽Trench8的深度要超过P-Well层3，深槽Trench8里有栅氧化层和掺杂多晶硅。传统功率TrenchMOSFT器件的工艺流程步骤如下：(1)N-/N+外延片；(2)晶圆正面氧化；(3)Trench光刻(M1)、刻蚀；(4)栅氧、掺杂多晶硅淀积、多晶硅Etchback、多晶硅氧化；(5)P-Well光刻(M2)、P-Well离子注入、推进；(6)N+Source光刻(M3)、N+Source离子注入、推进；(7)BPSG本文档来自技高网...

【技术保护点】
1.鳍型结构的功率MOSFET，其特征在于，包括包括衬底、成型在衬底正面上的外延层、若干间隔且平行成型在所述外延层上的鳍型硅墙、成型在所述相邻鳍型硅墙之间的掺杂多晶硅层、成型在掺杂多晶硅层正面上且位于相邻鳍型硅墙之间的BPSG层以及覆盖在鳍型硅墙顶部和BPSG层顶部的金属布线层；鳍型硅墙包含成型在所述衬底正面上的外延硅片层、成型在所述外延硅片层上的P-Well层和成型在所述P-Well层正面的N+区域或/和P+区域；所述N+区域或/和P+区域用金属布线层连接。/n

【技术特征摘要】
1.鳍型结构的功率MOSFET，其特征在于，包括包括衬底、成型在衬底正面上的外延层、若干间隔且平行成型在所述外延层上的鳍型硅墙、成型在所述相邻鳍型硅墙之间的掺杂多晶硅层、成型在掺杂多晶硅层正面上且位于相邻鳍型硅墙之间的BPSG层以及覆盖在鳍型硅墙顶部和BPSG层顶部的金属布线层；鳍型硅墙包含成型在所述衬底正面上的外延硅片层、成型在所述外延硅片层上的P-Well层和成型在所述P-Well层正面的N+区域或/和P+区域；所述N+区域或/和P+区域用金属布线层连接。


2.如权利要求1所述的鳍型结构的功率MOSFET，其特征在于，P+区域与N+区域平面交叉排列。。


3.如权利要求1所述的鳍型结构的功率MOSFET，其特征在于，鳍型硅墙的表面低于所述BPSG层的表面。


4.权利要求1至3所述的鳍型结构的功率MOSFET的制备方法，其特征在于，包括如下步骤：
步骤1：在衬底的外延硅片的正面淀积四层介质层，其中第一介质层为SiO2介质层，淀积在外延硅片的正面上；第二介质层为Si3N4介质层，淀积在第一介质层的正面上；第三介质层为SiO2介质层，淀积在第二介质层的正面上；第四介质层为Si3N4介质层，淀积在第三介质层的正面上；
步骤2：第一次光刻/刻蚀，蚀刻掉部分第四介质层Si3N4介质层，用第四介质层Si3N4介质层制出作台阶，相邻台阶之间的第四介质层Si3N4介质层被蚀去，露出所述第三介质层SiO2介质层；
步骤3：在表面淀积多晶硅并Etchback，在台阶处形成多晶硅侧墙；
步骤4：用磷酸去除第四层介质层Si...

【专利技术属性】
技术研发人员：黄平，鲍利华，顾海颖，
申请(专利权)人：上海朕芯微电子科技有限公司，
类型：发明
国别省市：上海;31