一种优化多负载DDR颗粒信号质量的PCB结构制造技术

本实用新型专利技术公开了一种优化多负载DDR颗粒信号质量的PCB结构，包括PCB板，在所述PCB板上，主芯片连接若干DDR颗粒，其特征在于，所述主芯片连接的第一个所述DDR颗粒为第一DDR颗粒，在所述主芯片与所述第一DDR颗粒之间连接的走线上设置有至少两个新增过孔，且所述新增过孔均接入所述主芯片与所述第一DDR颗粒之间连接的走线，相邻两个所述新增过孔之间的间距为50‑100mil。本实用新型专利技术与传统不增加额外过孔的做法相比，本实用新型专利技术能够很好的减缓主芯片输出的强度，降低上升沿，从而减少高频分量，减弱信号反射，明显改善了信号的波动情况，进而增加信号裕量，优化了多负载DDR颗粒信号质量。

A PCB structure for optimizing the signal quality of multi load DDR particles

【技术实现步骤摘要】
一种优化多负载DDR颗粒信号质量的PCB结构
本技术涉及一种优化多负载DDR颗粒信号质量的PCB结构。
技术介绍
印制电路板（PrintedCircuitBoard，PCB板）又称印刷电路板、印刷线路板，是电子产品的物理支撑以及信号传输的重要组成部分，而过孔的作用是进行信号在不同层的连接。在PCB设计领域中，DDR的设计占了绝大部分，其中DDR（DoubleDataRateSDRAM）称为双倍速率同步动态随机存储器。现在DDR内存条的应用非常广泛，由于DDR控制器现在需要带的内存条的数量越来越多，运行的速率也越来越高，信号质量会受到信号反射的影响，导致信号质量恶化，尤其是距离主芯片最近的颗粒，信号质量会是最差的一个。因此如何能在不增加加工成本和布线空间的情况下提高信号裕量成为业界急需解决的问题。
技术实现思路
为了克服现有的技术的不足,本技术提供了一种优化多负载DDR颗粒信号质量的PCB结构。本技术技术方案如下所述：一种优化多负载DDR颗粒信号质量的PCB结构，包括PCB板，在所述PCB板上，主芯片连接若干DDR颗粒，其特征在于，所述主芯片连接的第一个所述DDR颗粒为第一DDR颗粒，在所述主芯片与所述第一DDR颗粒之间连接的走线上设置有至少两个新增过孔，且所述新增过孔均接入所述主芯片与所述第一DDR颗粒之间连接的走线。进一步的，所述主芯片与所述第一DDR颗粒之间连接的走线为主干道链路走线。进一步的，在所述主干道链路走线上设置有至少两个所述新增过孔，且所述新增过孔均接入所述主干道链路走线。进一步的，在所述主干道链路走线上设置有两个所述新增过孔。进一步的，相邻两个所述新增过孔之间的间距为50-100mil。进一步的，所述主干道链路走线与所述新增过孔上的连接层焊盘连接，使得所述新增过孔接入所述主干道链路走线。进一步的，所述新增过孔在所述PCB板的表层和底层分别设置有表层焊盘和底层焊盘。根据上述结构的本技术，其有益效果在于，与传统不增加额外过孔的做法相比，本技术能够很好的减缓主芯片输出的强度，降低上升沿，从而减少高频分量，减弱信号反射，可以明显的改善信号的波动情况，进而增加信号裕量，优化了多负载DDR颗粒信号质量。【附图说明】图1为本技术的结构示意图。图2为本技术的走线连接示意图。在图中，1、PCB板；2、主芯片；3、DDR颗粒；4、第一DDR颗粒；5、主干道链路走线；6、原换层孔；7、新增过孔；701、连接层焊盘；702、表层焊盘；703、底层焊盘。【具体实施方式】为了使本技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本技术。需要说明的是，当部件被称为“固定于”或“设置于”另一个部件，它可以直接或者间接位于该另一个部件上。当一个部件被称为“连接于”另一个部件，它可以是直接或者间接连接至该另一个部件上。术语“上”、“下”、“左”、“右”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置为基于附图所示的方位或位置，仅是为了便于描述，不能理解为对本技术方案的限制。术语“第一”、“第二”仅用于便于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明技术特征的数量。“多个”的含义是两个或两个以上，除非另有明确具体的限定。请参阅图1至图2，一种优化多负载DDR颗粒信号质量的PCB结构，包括PCB板1，在PCB板1上，主芯片2连接五颗DDR颗粒3，主芯片2连接的第一个DDR颗粒为第一DDR颗粒4，在主芯片2与第一DDR颗粒4之间连接的主干道链路走线5上设置有两个新增过孔7，且新增过孔7均接入主干道链路走线5。在本实施例中，相邻两个新增过孔7之间的间距为50-100mil，但两个新增过孔7在主干道链路走线5上什么位置，不受限制，设计人根据布线空间进行设置即可。如图2所示，主芯片2与第一DDR颗粒4之间连接的主干道链路走线5通过两个原换层孔6，两个新增过孔7在两个原换层孔6之间，主干道链路走线5与新增过孔7上的连接层焊盘701连接，使得新增过孔7接入主干道链路走线5。且新增过孔7在PCB板1的表层和底层还分别设置有表层焊盘702和底层焊盘703。主芯片连接多个DDR颗粒的拓扑是非常具有挑战性的，尤其是距离主芯片最近的DDR颗粒，通常会受到后面DDR颗粒信号的来回反射，导致其信号出现更大的波动，从而严重的影响信号质量。而信号反射的根源是在于主芯片的驱动过强造成的，其表现为输出信号的上升沿过陡，具有很多高频的分量，这些高频的分量对多负载结构的反射更为敏感，因此就造成了DDR颗粒信号的波动，恶化了信号质量。而本技术在主芯片与第一DDR颗粒之间连接的主干道链路走线上设置有至少两个新增过孔，能够很好的减缓主芯片输出的强度，降低上升沿，从而减少高频分量，减弱信号反射，可以明显的改善信号的波动情况，进而增加信号裕量，优化多负载DDR颗粒信号质量。应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本技术所附权利要求的保护范围。上面结合附图对本技术专利进行了示例性的描述，显然本技术专利的实现并不受上述方式的限制，只要采用了本技术专利的方法构思和技术方案进行的各种改进，或未经改进将本技术专利的构思和技术方案直接应用于其它场合的，均在本技术的保护范围内。本文档来自技高网...

【技术保护点】
1.一种优化多负载DDR颗粒信号质量的PCB结构，包括PCB板，在所述PCB板上，主芯片连接若干DDR颗粒，其特征在于，所述主芯片连接的第一个所述DDR颗粒为第一DDR颗粒，在所述主芯片与所述第一DDR颗粒之间连接的走线上设置有至少两个新增过孔，且相邻两个所述新增过孔之间的间距为50-100mil，所述新增过孔均接入所述主芯片与所述第一DDR颗粒之间连接的走线。/n

【技术特征摘要】
1.一种优化多负载DDR颗粒信号质量的PCB结构，包括PCB板，在所述PCB板上，主芯片连接若干DDR颗粒，其特征在于，所述主芯片连接的第一个所述DDR颗粒为第一DDR颗粒，在所述主芯片与所述第一DDR颗粒之间连接的走线上设置有至少两个新增过孔，且相邻两个所述新增过孔之间的间距为50-100mil，所述新增过孔均接入所述主芯片与所述第一DDR颗粒之间连接的走线。


2.根据权利要求1所述的一种优化多负载DDR颗粒信号质量的PCB结构，其特征在于，所述主芯片与所述第一DDR颗粒之间连接的走线为主干道链路走线。


3.根据权利要求2所述的一种优化多负载DDR颗粒信号质量的PCB结构，...

【专利技术属性】
技术研发人员：黄刚，陈亮，刘为霞，吴均，
申请(专利权)人：深圳市一博电路有限公司，
类型：新型
国别省市：广东;44