一种基于FPGA/CPLD芯片的FPGA/CPLD调试设备制造技术

本实用新型专利技术公开了一种基于FPGA/CPLD芯片的FPGA/CPLD调试设备，包括调试终端、调试模块、外部时钟、调试模块、FLASH配置芯片和FPGA/CPLD芯片，所述调试模块集成在所述FPGA/CPLD芯片上，所述调试终端与所述FPGA/CPLD芯片电连接，所述外部时钟通过锁相环与所述调试模块电连接，所述调试模块与所述FPGA/CPLD芯片的外部输入接口和系统功能接口对接，所述FLASH配置芯片分别与所述调试终端和所述FPGA/CPLD芯片电连接。本实用新型专利技术通过集成调试模块在芯片上，能够解决系统功能设计和调试时，不够灵活方便的问题，并适应多种远端调试终端。在嵌入式系统设计调试时，本设计能够大幅提升调试效率，缩短项目周期，并且提供脚本支持功能，在针对具体系统进行脚本开发后，还能提高调试的效率和自动化程度。

FPGA / CPLD debugging device based on FPGA / CPLD chip

【技术实现步骤摘要】
一种基于FPGA/CPLD芯片的FPGA/CPLD调试设备
本技术涉及电子领域，尤其涉及一种基于FPGA/CPLD芯片的FPGA/CPLD调试设备。
技术介绍
可编程逻辑器件(ProgrammableLogicDevice，简称为PLD)是20世纪70年代发展起来的一种新型逻辑器件，是目前数字系统设计的主要硬件基础。目前生产和使用的PLD产品主要有复杂可编程逻辑器件CPLD(ComplexProgrammableLogicDevice)和现场可编程门阵列FPGA(FieldProgrammableGateArray)等几种类型。FPGA的可编程实际上是改变了可编程逻辑单元(CLB)和可编程输入输出单元(IOB)的触发器状态。这样可以实现多次重复的编程。由于FPGA的使用场景需要反复烧写，只能采用一种易于反复配置的结构。因此主流的FPGA芯片都采用了基于SRAM工艺的查找表结构，通过烧写文件改变查找表内容，实现重复配置。由于FPGA本质上是可编程的数字电路，因此在嵌入式系统联调时，对其的调试手段相当有限。传统的调试手段是通过独立的嵌入式处理器集成的调试控制台辅助开发人员进行调试，无法同时对嵌入式处理器和FPGA芯片进行调试，效率很低。并且，当嵌入式系统中不包含独立嵌入式处理器时，调试更加困难，需要专业设备如示波器、逻辑分析仪等等，不利于在应用现场展开。目前，在传统的嵌入式系统调试时，如果系统包含FPGA芯片，调试功能时需要依赖独立的其他嵌入式处理器芯片(如CPU、DSP等)，作为FPGA数字芯片的激励端。而当嵌入式系统不包含独立的处理器芯片时，只能依靠如图1的几种方式进行调试，但是存在多种缺点，如下：FPGA厂家内嵌的软件逻辑分析仪进行数据获取，但是无法进行命令的输入，且每次更新需要重新进行编译，耗时很长；将信号输出到外部IO，进行数据监测和输入，但是缺点是无法输入复杂的命令，并且占用宝贵的管脚和硬件资源；使用逻辑分析仪进行调试，缺点是非常昂贵，且移动不灵活。
技术实现思路
本技术的目的就在于为了解决上述问题而提供一种基于FPGA/CPLD芯片的FPGA/CPLD调试设备。本技术通过以下技术方案来实现上述目的：一种基于FPGA/CPLD芯片的FPGA/CPLD调试设备，包括调试终端、调试模块、外部时钟、调试模块、FLASH配置芯片和FPGA/CPLD芯片，所述调试模块集成在所述FPGA/CPLD芯片上，所述调试终端与所述FPGA/CPLD芯片电连接，所述外部时钟通过锁相环与所述调试模块电连接，所述调试模块与所述FPGA/CPLD芯片的外部输入接口和系统功能接口对接，所述FLASH配置芯片分别与所述调试终端和所述FPGA/CPLD芯片电连接。具体地，所述调试模块包括BRAM、协议解析电路和调试模块的调试端口，所述BRAM、所述协议解析电路和所述调试模块的调试端口相互电连接，所述协议解析电路与所述FPGA/CPLD芯片的系统功能接口电连接，所述调试模块的调试端口通过所述FPGA/CPLD芯片的IO引脚与所述调试终端的调试端口电连接。具体地，所述外部时钟提供任意频率的参考时钟信号。本技术的有益效果在于：本技术一种基于FPGA/CPLD芯片的FPGA/CPLD调试设备通过集成调试模块在芯片上，能够解决系统功能设计和调试时，不够灵活方便的问题，并适应多种远端调试终端。在嵌入式系统设计调试时，本设计能够大幅提升调试效率，缩短项目周期，并且提供脚本支持功能，在针对具体系统进行脚本开发后，还能提高调试的效率和自动化程度。附图说明图1是本技术所述的现有技术中的调试模块的结构框图；图2是本技术所述的一种基于FPGA/CPLD芯片的FPGA/CPLD调试设备的结构框图。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一种实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术的保护范围。为使本申请的目的、技术方案和优点更加清楚，以下结合附图及具体实施例，对本申请作进一步地详细说明。在此，应该说明的是：为了简单起见，以下内容省略了该
技术人员所知晓的技术常识。如图1和图2所示，本技术一种基于FPGA/CPLD芯片的FPGA/CPLD调试设备，包括调试终端、调试模块、外部时钟、调试模块、FLASH配置芯片和FPGA/CPLD芯片，所述调试模块集成在所述FPGA/CPLD芯片上，所述调试终端与所述FPGA/CPLD芯片电连接，所述外部时钟通过锁相环与所述调试模块电连接，所述调试模块与所述FPGA/CPLD芯片的外部输入接口和系统功能接口对接，所述FLASH配置芯片分别与所述调试终端和所述FPGA/CPLD芯片电连接，所述外部时钟提供任意频率的参考时钟信号。所述调试模块包括BRAM、协议解析电路和调试模块的调试端口，所述BRAM、所述协议解析电路和所述调试模块的调试端口相互电连接，所述协议解析电路与所述FPGA/CPLD芯片的系统功能接口电连接，所述调试模块的调试端口通过所述FPGA/CPLD芯片的IO引脚与所述调试终端的调试端口电连接。调试模块集成于FPGA/CPLD芯片中，通过两路IO，与远端的调试终端进行通信，将通信协议转化为数字电路，如BRAM、寄存器和查找表，并与FPGA/CPLD芯片的某系统功能进行对接，从而实现对系统功能的调试。FLASH配置芯片用于存放FPGA芯片运行所需的二进制程序文件，在上电加载时，FPGA芯片需要从FLASH配置芯片中读取并校验二进制程序文件的正确性，才能正常工作。本设计通过脚本，支持多种远程调试终端，如个人PC、嵌入式处理器、单片机等等。远程调试终端通过两路IO口传送调试命令，通过本设计的数字电路进行协议解析，并与FPGA/CPLD芯片的数字功能进行通信。本设计的数字电路包含几个部分：时钟分频电路：将外部输入的锁相环或者晶振的时钟，通过参数设置，分频为波特率可变的使能信号，供串并转换电路使用；BRAM：存储接收和发送的数据；调试端口：提供串并转换功能，与远程调试终端相连接，通过参数设置，可于远端PC、嵌入式处理器等上的调试端口进行通信，同时支持多种串行信号，如RS422、RS485、以太网接口等等；协议解析电路：提供自定义协议的解析，将调试终端发送过来的调试ASIC码数字信号，转换为可识别的十六进制码数字信号，并进行通信协议的解析，提供多种调试接口，如LBE接口、AXI-STEAM接口、RAM接口、自定义接口等等，供系统功能模块使用。本申请设计比起现有技术中的多种方式，不仅可支持调试命令的输入激励，也支持FPGA/CPLD数字功能的数据导出和命令接收，不需要额外本文档来自技高网...

【技术保护点】
1.一种基于FPGA/CPLD芯片的FPGA/CPLD调试设备，其特征在于：包括调试终端、调试模块、外部时钟、调试模块、FLASH配置芯片和FPGA/CPLD芯片，所述调试模块集成在所述FPGA/CPLD芯片上，所述调试终端与所述FPGA/CPLD芯片电连接，所述外部时钟通过锁相环与所述调试模块电连接，所述调试模块与所述FPGA/CPLD芯片的外部输入接口和系统功能接口对接，所述FLASH配置芯片分别与所述调试终端和所述FPGA/CPLD芯片电连接。/n

【技术特征摘要】
1.一种基于FPGA/CPLD芯片的FPGA/CPLD调试设备，其特征在于：包括调试终端、调试模块、外部时钟、调试模块、FLASH配置芯片和FPGA/CPLD芯片，所述调试模块集成在所述FPGA/CPLD芯片上，所述调试终端与所述FPGA/CPLD芯片电连接，所述外部时钟通过锁相环与所述调试模块电连接，所述调试模块与所述FPGA/CPLD芯片的外部输入接口和系统功能接口对接，所述FLASH配置芯片分别与所述调试终端和所述FPGA/CPLD芯片电连接。


2.根据权利要求1所述的基于...

【专利技术属性】
技术研发人员：刘政春，
申请(专利权)人：成都智明达电子股份有限公司，
类型：新型
国别省市：四川;51