【技术实现步骤摘要】
3DNAND存储器件及其制造方法
本专利技术涉及半导体器件
，具体涉及一种3DNAND存储器件及其制造方法。
技术介绍
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。为解决平面闪存遇到的困难以及寻求更低的单位存储单元的生产成本，三维(3D)闪存存储器结构应运而生。在3DNAND闪存存储器件结构中，包括垂直交错堆叠的多层栅极层和绝缘层，在堆叠层(或称“堆栈”)中形成有沟道孔，在沟道孔内形成有存储单元串，堆叠层中的栅极层作为每一层存储单元的栅线，从而实现堆叠式的3DNAND闪存存储器件。沟道孔的形成可以通过采用各向异性等离子干法刻蚀工艺来实现，然而等离子会损坏沟道孔侧壁并产生漏电流，同时还会导致沟道关键尺寸(CriticalDimension，简称CD)变大，进而影响沟道孔的性能以及最终3DNAND闪存存储器的性能。因而如何解决沟道孔刻蚀过程中造成的沟道孔侧壁损伤，以及减小沟道关键尺寸的问题亟待解决。
技术实现思路
本专利技术提供了一种3DNAND存储器件及其制造方法，修补了沟道孔刻蚀过程中造成的沟道孔侧壁损伤以及暴露的衬底表面损伤，并缩小了沟道关键尺寸。一方面，本专利技术提供了一种3DNAND存储器件的制造方法，包括：提供衬底；在所述衬底上，形成堆叠层，所述堆叠层包括交替设置的层间绝缘层和电介质层；在所述堆叠层中形成纵向延伸的沟道孔，所...
【技术保护点】
1.一种3D NAND存储器件的制造方法，其特征在于，包括：/n提供衬底；/n在所述衬底上，形成堆叠层，所述堆叠层包括交替设置的层间绝缘层和电介质层；/n在所述堆叠层中形成纵向延伸的沟道孔，所述沟道孔垂直于所述衬底；/n氧化所述电介质层邻近所述沟道孔最外侧的部分，以及暴露的所述衬底，形成牺牲氧化层；/n去除所述牺牲氧化层及等橫向厚度的邻近所述沟道孔的部分所述层间绝缘层；/n氧化所述电介质层中邻近所述沟道孔的第一部分电介质层，形成第一氧化层；/n在所述沟道孔侧壁上形成功能层与沟道层；/n在所述堆叠层中形成纵向延伸的栅线狭缝，所述栅线狭缝将所述堆叠层分割为若干堆叠层子块；/n利用所述栅线狭缝将剩余部分电介质层去除，置换为栅极层。/n
【技术特征摘要】
1.一种3DNAND存储器件的制造方法，其特征在于，包括：
提供衬底；
在所述衬底上，形成堆叠层，所述堆叠层包括交替设置的层间绝缘层和电介质层；
在所述堆叠层中形成纵向延伸的沟道孔，所述沟道孔垂直于所述衬底；
氧化所述电介质层邻近所述沟道孔最外侧的部分，以及暴露的所述衬底，形成牺牲氧化层；
去除所述牺牲氧化层及等橫向厚度的邻近所述沟道孔的部分所述层间绝缘层；
氧化所述电介质层中邻近所述沟道孔的第一部分电介质层，形成第一氧化层；
在所述沟道孔侧壁上形成功能层与沟道层；
在所述堆叠层中形成纵向延伸的栅线狭缝，所述栅线狭缝将所述堆叠层分割为若干堆叠层子块；
利用所述栅线狭缝将剩余部分电介质层去除，置换为栅极层。
2.根据权利要求1所述的3DNAND存储器件的制造方法，其特征在于，所述方法还包括：在去除所述牺牲氧化层之后，形成所述第一氧化层之前，在所述沟道孔底部形成选择性硅外延层；
形成所述第一氧化层还包括：氧化邻近所述沟道孔底部的部分所述选择性硅外延层。
3.根据权利要求1所述的3DNAND存储器件的制造方法，其特征在于，形成所述牺牲氧化层及所述第一氧化层的反应条件，包括：温度为700-1000℃。
4.根据权利要求1所述的3DNAND存储器件的制造方法，其特征在于，所述牺牲氧化层的横向厚度为2-15nm。
5.根据权利要求1所述的3DNAND存储器件的制造方法，其特征在于，所述第一氧化层的横向厚度为2-15nm。
6.根据权利要求2所述的3DNAND存储器件的制造方法，其特征在于，所述沟道层包括位于所述沟道孔底部与所述选择性硅外延层的上表面相接触的连接区。
7.根据权利要求1所述的3DNAND存储器件的制造方法，其特征在于，所述栅极层包括高K层和粘结层；
其中，所述粘结层包括粘结缓冲层和金属材料层。
8.根据权利要求1所述的3DNAND存储器件的制造方法，其特征在于，所述方法还包括去除所述栅极层中邻近所述栅线狭缝的部分粘结层，以使所述粘结层在所述栅线狭缝之间，形成内缩粘结层以及横向的空缺部分；
所述空缺部分的横向宽度为0-100nm。
9.根据权利要求1所述的3DNAND存储器件的制造方法，其特征在于，所述沟道孔通至所述衬底并...
【专利技术属性】
技术研发人员：张坤，夏志良，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。