封装体制造技术

一种封装体包括第一管芯、第二管芯、桥结构、包封体以及重布线层结构。第一管芯与第二管芯并排设置。桥结构设置在第一管芯及第二管芯之上，以电连接第一管芯与第二管芯。包封体侧向包封第一管芯、第二管芯及桥结构。重布线层结构设置在桥结构的背侧及包封体之上。重布线层结构包括绝缘结构及导电图案，导电图案设置在绝缘结构之上且延伸穿过绝缘结构及延伸穿过桥结构的衬底，以在桥结构的衬底中形成至少一个穿孔。

Package

【技术实现步骤摘要】
封装体
本专利技术实施例涉及一种封装体。
技术介绍
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的持续提高，半导体行业已经历快速增长。集成密度的这种提高大多归因于最小特征尺寸(minimumfeaturesize)的一再减小，这使得更多组件能够集成在一定的面积中。与先前的封装体相比，这些较小的电子组件也需要利用较小面积的较小的封装体。半导体封装体的一些类型包括四面扁平封装(quadflatpack，QFP)、针栅阵列(pingridarray，PGA)、球栅阵列(ballgridarray，BGA)、倒装芯片(flipchip，FC)、三维集成电路(threedimensionalintegratedcircuit，3DIC)、晶圆级封装体(waferlevelpackage，WLP)及叠层封装体(packageonpackage，PoP)器件等。当前，集成扇出型封装体因其紧凑性而正变得日渐流行。
技术实现思路
本专利技术实施例提供一种封装体，包括并排设置的第一管芯与第二管芯、桥结构、包封体以及重布线层结构。桥结构设置在第一管芯及第二管芯之上，以电连接第一管芯与第二管芯。包封体侧向包封第一管芯、第二管芯及桥结构。重布线层结构设置在桥结构的背侧及包封体之上。重布线层结构包括绝缘结构及导电图案。导电图案设置在绝缘结构之上且延伸穿过绝缘结构及延伸穿过桥结构的衬底，以在桥结构的衬底中形成至少一个穿孔并在至少一个穿孔之上形成重布线层。在导电图案中包含及分布有多个金属晶粒。重布线层与至少一个穿孔共享多个金属晶粒中的至少一个金属晶粒。附图说明图1A到图1J是示出根据本公开第一实施例的封装体的制造方法的示意性剖视图。图2A到图2D是图1I的区的各种放大图。图3是示出根据本公开第二实施例的封装体的示意性剖视图。图4A到图4D是示出根据本公开第三实施例的封装体的制造方法的示意性剖视图。图5A到图5G是示出根据本公开第四实施例的封装结构的制造方法的示意性剖视图。图6是图5A的存储器封装体的放大图。图7是图5D的封装结构的一部分的放大图。图8是示出根据本公开第四实施例的封装结构的示意性俯视图。具体实施方式以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。以下阐述组件及排列的具体实例以简化本公开。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第二特征形成在第一特征之上或第一特征上可包括其中第二特征与第一特征被形成为直接接触的实施例，且也可包括其中第二特征与第一特征之间可形成有附加特征从而使得所述第二特征与所述第一特征可不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身指示所论述的各种实施例和/或配置之间的关系。此外，为易于说明，本文中可能使用例如“在…之下(beneath)”、“在…下方(below)”、“下部的(lower)”、“在…上(on)”、“在…上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。本公开也可包括其他特征及工艺。举例来说，可包括测试结构，以帮助对3D封装体或3DIC器件进行验证测试。所述测试结构可包括例如在重布线层中或在衬底上形成的测试焊盘，以使得能够对3D封装体或3DIC进行测试、对探针和/或探针卡(probecard)进行使用等。可对中间结构以及最终结构执行验证测试。另外，本文中所公开的结构及方法可结合包括对已知良好管芯(knowngooddie)进行中间验证的测试方法来使用，以提高良率并降低成本。图1A到图1J是示出根据本公开第一实施例的封装体的制造方法的示意性剖视图。参照图1A，提供载体10。载体10可为玻璃载体、陶瓷载体等。通过粘着层12(例如，管芯贴合膜(dieattachfilm，DAF)、银膏(silverpaste)等)将第一管芯110及第二管芯120并排贴合到载体10。在一些实施例中，通过执行单体化步骤以使各个管芯分开(例如通过切穿半导体晶圆)来形成第一管芯110及第二管芯120。在一些替代实施例中，可在载体10与粘着层12之间形成剥离层。剥离层可由粘着剂(例如，紫外线(Ultra-Violet，UV)胶、光热转换(Light-to-HeatConversion，LTHC)胶等、或者其他类型的粘着剂)形成。剥离层可在光的热能作用下分解，从而从将在后续步骤中形成的上覆结构释放载体10。在一些实施例中，第一管芯110与第二管芯120可为相同类型的管芯或不同类型的管芯。在另一实施例中，第一管芯110或第二管芯120可包括有源组件(例如，晶体管等)，且视需要可包括无源组件(例如，电阻器、电容器、电感器等)。第一管芯110或第二管芯120可为或包括逻辑管芯，例如中央处理器(centralprocessingunit，CPU)管芯、图形处理单元(graphicprocessingunit，GPU)管芯、微控制单元(microcontrolunit，MCU)管芯、输入输出(input-output，I/O)管芯、基带(baseband，BB)管芯或应用处理器(applicationprocessor，AP)管芯。在一些替代实施例中，第一管芯110或第二管芯120可包括存储器管芯，例如高带宽存储器(highbandwidthmemory，HBM)管芯。详细来说，第一管芯110包括半导体衬底112、多个导电焊盘114、钝化层116及多个连接件118。在一些实施例中，半导体衬底112可由硅或其他半导体材料制成。作为另外一种选择，或另外地，半导体衬底112可包含其他元素半导体材料，例如锗。在一些实施例中，半导体衬底112由化合物半导体(例如，碳化硅、砷化镓、砷化铟或磷化铟)制成。在一些实施例中，半导体衬底112由合金半导体(例如，硅锗、碳化硅锗、磷化镓砷或磷化镓铟)制成。此外，半导体衬底112可为绝缘体上半导体(semiconductoroninsulator)，例如绝缘体上硅(silicononinsulator，SOI)或蓝宝石上硅(silicononsapphire)。导电焊盘114设置在第一管芯110的前侧110a上。在本文中，第一管芯110的前侧110a被称为半导体衬底112的顶表面。在一些实施例中，导电焊盘114可为内连结构(未示出)的一部分且电连接到形成在半导体衬底112上的集成电路器件(未示出)。在一些实施例中，导电焊盘114可由具有低电阻率的导电材料(例如，铜(Cu)、铝(Al)、Cu合金、Al合金或其他合适的材料)制成。在一些实施例中，导电焊盘114包括邻近第二管芯120的第一导电焊盘本文档来自技高网...

【技术保护点】
1.一种封装体，包括：/n并排设置的第一管芯与第二管芯；/n桥结构，设置在所述第一管芯及所述第二管芯之上，以电连接所述第一管芯与所述第二管芯；/n包封体，侧向包封所述第一管芯、所述第二管芯及所述桥结构；以及/n重布线层结构，设置在所述桥结构的背侧及所述包封体之上，其中所述重布线层结构包括绝缘结构及导电图案，所述导电图案设置在所述绝缘结构之上且延伸穿过所述绝缘结构及延伸穿过所述桥结构的衬底，以在所述桥结构的所述衬底中形成至少一个穿孔并在所述至少一个穿孔之上形成重布线层，/n其中在所述导电图案中包含及分布有多个金属晶粒，且所述重布线层与所述至少一个穿孔共享所述多个金属晶粒中的至少一个金属晶粒。/n

【技术特征摘要】
20181129 US 62/773,105;20191017 US 16/655,2601.一种封装体，包括：
并排设置的第一管芯与第二管芯；
桥结构，设置在所述第一管芯及所述第二管芯之上，以电连接所述第一管芯与所述第二管芯；
包封体，侧向包封所述第一管芯、所述第二管芯及所述桥结构；以及...

【专利技术属性】
技术研发人员：吴志伟，余振华，余国宠，卢思维，施应庆，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71