半导体装置的制造方法及半导体装置制造方法及图纸

本公开实施例提供一种半导体装置的制造方法及半导体装置，该半导体装置的制造方法包括：于基板上形成多个交替层堆叠；从多个交替层堆叠建构多个纳米片；且于多个纳米片之上形成多个栅极介电质。此方法能够调整纳米片的宽度、厚度、间距与堆叠数量，并可用于单一基板上。此设计弹性设计对电路性能与功率运用的设计最佳化提供广泛的调整范围。

Manufacturing method and semiconductor device of semiconductor device

【技术实现步骤摘要】
半导体装置的制造方法及半导体装置
本专利技术实施例涉及一种半导体装置的制造方法，特别涉及一种栅极结构的制造方法。
技术介绍
半导体装置用于大量的电子装置之中，如电脑、手机以及其他装置。半导体装置包括形成于半导体晶圆(wafer)上的集成电路，于半导体晶圆之上沉积许多形态的薄膜材料，及图案化薄膜材料以形成集成电路。集成电路包括场效晶体管(field-effecttransistor,FET)如金属氧化物半导体晶体管。半导体产业其中一个目标为不断地缩小单一场效晶体管的尺寸并增加其速度。为了达到这些目标而研究且实施鳍状场效晶体管(finFET)、多栅极晶体管(multiplegatetransistor)与全绕式栅极(gateall-around)晶体管。然而，随着不断地缩小尺寸，即便是这样的新装置结构仍会面临许多崭新的难题。
技术实现思路
本专利技术实施例提供一种半导体装置的制造方法，包括：于基板上形成第一交替层堆叠，其中形成第一交替层堆叠的步骤包括于基板上交替沉积第一半导体材料的第一层与第二半导体材料的第二层，第二半导体材料与第一半导体材料不同；于基板上形成第二交替层堆叠，距第一交替层堆叠第一距离，其中形成第二交替层堆叠的步骤包括于基板上交替沉积第一半导体材料的第一层与第二半导体材料的第二层，且其中相对该第一交替层堆叠的第一层，第二交替层堆叠的第一层具有较大的厚度；从第一交替层堆叠建构第一纳米片堆叠且从第二交替层堆叠建构第二纳米片堆叠，其中建构第一与第二纳米片堆叠的步骤包括：从第一交替层堆叠图案化第一鳍片，且从第二交替层堆叠图案化第二鳍片；以及从第一交替层堆叠移除第一层且从第二交替层堆叠移除第一层，使得第二交替层堆叠相邻的剩余层间的距离大于第一交替层堆叠相邻的剩余层间的距离；以及于第一纳米片堆叠之上形成第一栅极介电质，且于第二纳米片堆叠之上形成第二栅极介电质。本专利技术实施例提供一种半导体装置的制造方法，包括：于基板上的第一交替层堆叠中蚀刻凹口，其中第一交替层堆叠包括交替的第一层与第二层，第一层包括第一半导体材料而第二层包括第二半导体材料，第一半导体材料与第二半导体材料不同，其中第一交替层堆叠的第一层具有第一平均厚度，而第一交替层堆叠的第二层具有第二平均厚度，其中通过控制第一交替层堆叠的第一层与第二层的外延成长，决定第一平均厚度与第二平均厚度；于第一交替层堆叠中形成第二交替层堆叠，其中形成第二交替层堆叠的步骤包括于凹口中沉积交替的第一层与第二层，第一层包括第一半导体材料，而第二层包括第二半导体材料，其中第二交替层堆叠的第一层具有第三平均厚度，而第二交替层堆叠的第二层具有第四平均厚度，第三平均厚度与第一平均厚度不同，且第四平均厚度与第二平均厚度不同，其中通过控制第二交替层堆叠的第一层与第二层的外延成长，决定第三平均厚度与第四平均厚度；从第一交替层堆叠建构第一纳米片堆叠，且从第二交替层堆叠建构第二纳米片堆叠，其中建构第一与第二纳米片堆叠的步骤包括：从第一交替层堆叠图案化第一鳍片，且从第二交替层堆叠图案化第二鳍片；以及从第一交替层堆叠与第二交替层堆叠移除第一层与第二层的其中之一；以及于第一纳米片堆叠之上形成第一栅极介电质，且于第二纳米片堆叠之上形成第二栅极介电质。本专利技术实施例提供一种半导体装置，包括：第一纳米片堆叠，其中第一栅极介电质围绕第一纳米片堆叠的每个纳米片，其中第一纳米片堆叠的相邻纳米片以第一平均间距彼此隔离；以及第二纳米片堆叠，距第一纳米片堆叠第一距离，其中第二栅极介电质围绕第二纳米片堆叠的每个纳米片，其中第二纳米片堆叠的相邻纳米片以第二平均间距彼此隔离，其中第二平均间距大于第一平均间距。附图说明以下将配合说明书附图详述本专利技术实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可任意地放大或缩小元件的尺寸，以清楚地表现出本专利技术实施例的特征。图1至图21C是根据一些实施例，示出形成半导体装置的中间阶段的各种剖面图与透视图，其是通过形成并图案化半导体材料的两交替层堆叠所形成。图22至图28B是根据一些实施例，示出图案化半导体材料的三个交替层堆叠的中间阶段的各种剖面图。附图标记说明：100～原材料101～基板103～布植制程105～凹口200～多层结构203a～第一交替层堆叠203b～第二交替层堆叠205a、205b、205c～第一半导体层207a、207b、207c～第二半导体层209～硬遮罩层301、305～沟槽303a～第一鳍片303b～第二鳍片303c～第三鳍片310、311～间隔物313～浅沟槽隔离区401～虚置栅极氧化层407a～第一纳米片堆叠407b～第二纳米片堆叠407c～第三纳米片堆叠409～介电材料410～内间隔物411～虚置金属层412～虚置金属栅极电极413～第一硬遮罩层415～第二硬遮罩层417～虚置栅极硬遮罩层堆叠419～虚置栅极金属堆叠431～间隔物层441～侧壁间隔物503～源极/漏极区513～层间介电质521a～第一栅极介电质521b～第二栅极介电质521c～第三栅极介电质525～金属栅极结构B-B、C-C～剖面具体实施方式以下公开提供了许多的实施例或范例，用于实施所提供的标的物的不同元件。各元件和其配置的具体范例描述如下，以简化本专利技术实施例的说明。当然，这些仅仅是范例，并非用以限定本专利技术实施例。举例而言，叙述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接触的实施例，也可能包含额外的元件形成在第一和第二元件之间，使得它们不直接接触的实施例。此外，本专利技术实施例可能在各种范例中重复参考数值以及/或字母。如此重复是为了简明和清楚的目的，而非用以表示所讨论的不同实施例及/或配置之间的关系。再者，其中可能用到与空间相对用词，例如“在……下方”、“在……之下”、“下方的”、“在……之上”、“上方的”等类似用词，是为了便于描述附图中一个(些)部件或特征与另一个(些)部件或特征之间的关系。空间相对用词用以包括使用中或操作中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，其中所使用的空间相对形容词也将依转向后的方位来解释。图1至图21C示出形成两水平全绕式栅极晶体管彼此距一距离的示意图，其相对彼此具有调节的栅极介电质的厚度以及/或组成、薄片(sheet)厚度、薄片间距、薄片宽度及堆叠数量。图22至图28B示出形成三个水平全绕式栅极晶体管彼此距不同距离的示意图，其相对彼此具有调节的栅极介电质的厚度以及/或组成、薄片厚度、薄片间距、薄片宽度及堆叠数量。图1、图2A、图6A、图7A、图8A、图9、图10A、图11、图12A、图17、图1本文档来自技高网...

【技术保护点】
1.一种半导体装置的制造方法，包括：/n于一基板上形成一第一交替层堆叠，其中形成该第一交替层堆叠的步骤包括于该基板上交替沉积一第一半导体材料的多个第一层与一第二半导体材料的多个第二层，该第二半导体材料与该第一半导体材料不同；/n于该基板上形成一第二交替层堆叠，距该第一交替层堆叠一第一距离，其中形成该第二交替层堆叠的步骤包括于该基板上交替沉积该第一半导体材料的多个第一层与该第二半导体材料的多个第二层，且其中相对于该第一交替层堆叠的所述多个第一层，该第二交替层堆叠的所述多个第一层具有较大的厚度；/n从该第一交替层堆叠建构一第一纳米片堆叠且从该第二交替层堆叠建构一第二纳米片堆叠，其中建构该第一与该第二纳米片堆叠的步骤包括：/n从该第一交替层堆叠图案化一第一鳍片，且从该第二交替层堆叠图案化一第二鳍片；以及/n从该第一交替层堆叠移除所述多个第一层且从该第二交替层堆叠移除所述多个第一层，使得该第二交替层堆叠相邻的剩余层间的距离大于该第一交替层堆叠相邻的剩余层间的距离；以及/n于该第一纳米片堆叠之上形成一第一栅极介电质，且于该第二纳米片堆叠之上形成一第二栅极介电质。/n

【技术特征摘要】
20181128 US 62/772,387;20190510 US 16/409,3861.一种半导体装置的制造方法，包括：
于一基板上形成一第一交替层堆叠，其中形成该第一交替层堆叠的步骤包括于该基板上交替沉积一第一半导体材料的多个第一层与一第二半导体材料的多个第二层，该第二半导体材料与该第一半导体材料不同；
于该基板上形成一第二交替层堆叠，距该第一交替层堆叠一第一距离，其中形成该第二交替层堆叠的步骤包括于该基板上交替沉积该第一半导体材料的多个第一层与该第二半导体材料的多个第二层，且其中相对于该第一交替层堆叠的所述多个第一层，该第二交替层堆叠的所述多个第一层具有较大的厚度；
从该第一交替层堆叠建构一第一纳米片堆叠且从该第二交替层堆叠建构一第二纳米片堆叠，其中建构该第一与该第二纳米片堆叠的步骤包括：
从该第一交替层堆叠图案化一第一鳍片，且从该第二交替层堆叠图案化一第二鳍片；以及
从该第一交替层堆叠移除所述多个第一层且从该第二交替层堆叠移除所述多个第一层，使得该第二交替层堆叠相邻的剩余层间的距离大于该第一交替层堆叠相邻的剩余层间的距离；以及
于该第一纳米片堆叠之上形成一第一栅极介电质，且于该第二纳米片堆叠之上形成一第二栅极介电质。


2.如权利要求1所述的半导体装置的制造方法，其中形成该第一栅极介电质使其包括一第一栅极介电质厚度，且形成该第二栅极介电质使其包括一第二栅极介电质厚度，该第二栅极介电质厚度大于该第一栅极介电质厚度。


3.如权利要求1所述的半导体装置的制造方法，其中通过控制用于形成该第一交替层堆叠的外延成长循环的数量，形成该第一交替层堆叠使其包括一第一数量的交替层；其中通过控制用于形成该第二交替层堆叠的外延成长循环的数量，形成该第二交替层堆叠使其包括一第二数量的交替层；且其中该第一数量与该第二数量不同。


4.如权利要求1所述的半导体装置的制造方法，其中形成该第二交替层堆叠的所述多个第二层使其相对于该第一交替层堆叠的所述多个第二层具有较大的厚度。


5.一种半导体装置的制造方法，包括：
于一基板上的一第一交替层堆叠中蚀刻一凹口，其中该第一交替层堆叠包括交替的多个第一层与多个第二层，所述多个第一层包括一第一半导体材料而所述多个第二层包括一第二半导体材料，该第一半导体材料与该第二半导体材料不同，其中该第一交替层堆叠的所述多个第一层具有一第一平均厚度，而该第一交替层堆叠的所述多个第二层具有一第二平均厚度，其中通过控制该第一交替层堆叠的所述多个第一层与所述多个第二层的外延成长，决定该第一平均厚度与该第二...

【专利技术属性】
技术研发人员：吴显扬，林大钧，潘国华，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71