一种用于在半导体翅片的阵列上产生栅极切割结构的方法技术

本发明专利技术的方法在基板上执行，上述基板在其表面上包括平行半导体翅片的阵列和至少一个伪栅极，该伪栅极横向于翅片取向，并在每侧上由间隔物和层间电介质区域侧接。对基板应用替换金属栅极处理，栅极电介质和金属栅极堆叠替换伪栅极。根据本发明专利技术，金属栅极堆叠的变薄在没有完全去除金属时停止，并随后回蚀金属栅极以在间隔物之间形成沟槽形凹陷，栅极电介质保留在凹陷的侧壁上。产生限定横跨凹陷的开口的掩模，并执行对栅极电介质层选择性的自对准蚀刻，以产生从凹陷向下延伸并位于两个相邻翅片之间和间隔物之间的盲腔。盲腔被填充电介质，以同时在两个相邻栅极之间形成栅极切割结构并在相邻栅极上以及在横跨基板的其它栅极上形成栅极盖。

A method for generating grid cutting structure on semiconductor fin array

【技术实现步骤摘要】
一种用于在半导体翅片的阵列上产生栅极切割结构的方法
本专利技术涉及半导体处理，尤其涉及finFET处理以及隔离致密的翅片结构阵列上的相邻栅极电极的方面。
技术介绍
用于缩放基于翅片的半导体装置的设计规则继续向更小的尺寸发展。这种发展对这些装置的处理提出了重要的挑战。需要特别注意的一个方面是隔离横向延伸跨过半导体翅片的阵列的相邻栅极电极。随着翅片的尺寸减小，实现所谓的栅极切割隔离结构变得更加关键。在目前的半导体处理中，用于制造纳米尺寸晶体管的许多处理流应用了替代金属栅极(RMG)技术，其中首先在平行半导体翅片的阵列上横向产生设置有横向间隔物的牺牲栅极。在硅翅片上，牺牲栅极的最常用材料、也称为“伪栅极”是多晶硅。接着进行掺杂剂植入步骤，并且可能在伪栅极的任一侧上的翅片部分上形成外延层，用于限定和成形源极和漏极区域，并且通过沉积电介质层(称为层间电介质或ILD)，以形成与间隔物相邻的ILD区域。实际的栅极是通过首先去除伪栅极，并在其位置上沉积栅极电介质和横跨一个或多个翅片的金属层堆叠而形成的。栅极切割结构可以在替换金属栅极处理之前或之后形成。后一种选择允许在给定表面上获得高密度的晶体管布置，但其还涉及许多技术困难。在RMG后切割栅极需要在一个方向上的两个相邻翅片之间以及在与其垂直的方向上的两个相邻ILD区域之间的小区域中光刻和蚀刻金属栅极。在这种情况下难以控制重叠误差。而且，ILD区域和栅极间隔物的不期望的蚀刻是各种现有解决方案中反复发生的问题。
技术实现思路
本专利技术的目的是提供一种弥补如上所述的缺陷的方法。该目的通过根据所附权利要求的方法来实现。本专利技术的方法在基板上执行，上述基板在其表面上包括平行半导体翅片的阵列和至少一个伪栅极，上述伪栅极横向于翅片取向，并且在每侧上由间隔物和层间电介质(ILD)区域侧接。对基板应用替换金属栅极处理，其中栅极电介质和金属栅极堆叠替换伪栅极。根据本专利技术，金属栅极堆叠的变薄在没有完全去除金属时停止，并且随后回蚀金属栅极以在间隔物之间形成沟槽形凹陷，栅极电介质保留在凹陷的侧壁上。产生限定横跨凹陷的开口的掩模，并且执行对栅极电介质层具选择性的自对准蚀刻，以产生从凹陷向下延伸的盲腔，上述盲腔在垂直于所述凹陷的方向上自对准于凹陷并且位于两个相邻的翅片之间和间隔物之间。上述盲腔被填充以电介质，以同时在两个相邻栅极之间形成栅极切割结构，并且在相邻栅极上以及在横跨基板的其它栅极上形成栅极盖。本专利技术特别涉及一种用于在半导体翅片的阵列上产生栅极切割结构的方法，该方法包括以下步骤：·提供基板，上述基板包括：相互平行的半导体翅片的阵列，并且横向于所述阵列；至少一个伪栅极结构，上述至少一个伪栅极结构每一侧被间隔物及电介质区域侧接，其中该间隔物的上表面、伪栅极结构及该电介质区域是平坦的，并且实质上平行于基板的平面；·去除伪栅极结构，从而在间隔物之间形成间隙；·首先提供栅极电介质层，然后在由翅片、间隔物和电介质区域限定的形貌上共形地提供栅极电极层，共形层衬在间隔物之间的间隙的侧壁和底部，以及间隔物和电介质区域的上表面上；·提供填充所有成对相邻翅片之间的间隙以及间隔物之间的间隙的非共形栅极电极层，同时在电介质区域和间隔物的顶部上形成覆盖层；·变薄覆盖层，其中在暴露共形栅极电极层的上表面之前停止变薄；·接着回蚀非共形栅极电极层与共形栅极电极层，直到间隔物之间形成沟槽形凹陷，凹陷的底部比翅片高，其中栅极电极层保留在间隔物与电介质区域的上表面上并且在凹陷的侧壁上；·产生在凹陷上方限定开口的掩模，其中开口：o从垂直于翅片的方向看，位于两个相邻的翅片之间；o在垂直于该凹陷的方向上重叠凹陷，使得开口暴露凹陷本身及栅极电介质层在凹陷的任一侧上的部分；·通过对栅极电介质层选择性的各向异性蚀刻处理，从由开口限定的区域中去除非共形栅极电极层和共形栅极电极层，使得蚀刻处理在垂直于凹陷的方向上自对准，从而在两个相邻的翅片之间形成盲腔，盲腔从凹陷向下延伸，栅极电介质层覆盖盲腔的侧壁和底部；·去除掩模，并从间隔物和电介质区域的上表面、从凹陷的侧壁以及从盲腔的侧壁和底部去除栅极电介质层；·提供填充盲腔和凹陷的电介质材料的非共形层，并且在电介质区域和间隔物的顶部上形成覆盖层；·变薄非共形层，从而从电介质区域和间隔物的顶部去除覆盖层，使得盲腔中的电介质材料形成栅极切割结构，将第一栅极和第二栅极彼此隔离，同时凹陷中的电介质材料在第一栅极和第二栅极的顶部形成栅极盖。根据一个实施例，掩模是直接接触栅极电介质层产生的硬掩模。在后一种情况下，硬掩模可以包括直接在栅极电介质层上的至少一层旋涂硅(spin-on-silicon：SoC)。根据一个实施例，该方法还包括在回蚀栅极电极层的步骤之后并且在产生掩模的步骤之前，形成附加共形层的步骤，其中掩模是直接接触附加共形层产生的硬掩模，其中随后从由掩模限定的开口的底部去除附加共形层，并且其中附加共形层展现出比直接地位于附加共形层上的掩模的材料对用于产生盲腔的各向异性蚀刻处理更高的选择性。在后一种实施例中，硬掩模可以包括直接在栅极电介质层上的至少一层旋涂硅(SoC)，并且附加共形层可以是钌层。在上述实施例的任何一个中，共形栅极电介质层可以是HfO2层。用于形成盲腔的各向异性蚀刻处理可以是使用SF6和氩的等离子体蚀刻。根据实施例，多个相互平行的伪栅极相对于翅片横向地布置，每个伪栅极与间隔物侧接，伪栅极和间隔物的组件由电介质区域分隔开，并且其中根据前述实施例中的任何一个的方法步骤的全集被应用于第一伪栅极或伪栅极的第一子组，同时该方法使得凹陷的形成被应用于所有伪栅极。本专利技术同样涉及一种半导体基板，包括：相互平行的半导体翅片的阵列，并且横向于所述阵列；至少一个栅极结构，上述至少一个栅极结构包括由栅极电介质和导电栅极电极形成的至少第一栅极和第二栅极，其中：-栅极结构在每侧上被间隔物和电介质区域侧接，-间隔物的上表面、以及电介质区域是平坦的，并且基本上平行于该基板的平面，-栅极结构相对于间隔物和电介质区域的上表面凹陷，使得栅极结构的上表面形成相对于所述上表面的沟槽形凹陷的底部，-用电介质材料填充凹陷，在栅极结构的顶部上形成栅极盖，-至少一个电介质栅极切割结构在两个相邻翅片之间从栅极盖向下延伸，从而中断栅极结构的栅极电介质和栅极电极，使得栅极切割结构将第一栅极与第二栅极隔离，-栅极切割结构在垂直于所述栅极盖的方向上对准栅极盖。在根据本专利技术的基板中，栅极电介质层可以是HfO2层。本专利技术同样涉及包括根据本专利技术的基板的一部分的半导体元件。附图说明图1a至图1m示出根据本专利技术的实施例的方法。每幅图显示了水平布置的处理晶片的一小部分的三幅图像：中间图像是由平行于翅片的垂直平面所形成的两个剖面C-C和D-D的组合图。左图像和右图像表示沿垂直于翅片的垂直平面的剖面A-A和B-B的视图。垂直剖面线仅在图1a中示出，而在其它图中省本文档来自技高网...

【技术保护点】
1.一种用于在半导体翅片(1)的阵列上产生栅极切割结构(20)的方法，所述方法包括以下步骤：/n·提供基板(2)，所述基板(2)包括：相互平行的半导体翅片(1)的阵列，并且横向于所述阵列；至少一个伪栅极结构(4)，所述至少一个伪栅极结构(4)在每一侧被间隔物(5)及电介质区域(6)侧接，其中所述间隔物(5)的上表面、所述伪栅极结构(4)及所述电介质区域(6)是平坦的，并且实质上平行于所述基板(2)的平面；/n·去除所述伪栅极结构(4)，从而在所述间隔物(5)之间形成间隙；/n·首先提供栅极电介质层(10)，然后在由所述翅片(1)、所述间隔物(5)和所述电介质区域(6)限定的形貌上共形地提供栅极电极层(11)，共形层(10，11)衬在所述间隔物(5)之间的所述间隙的侧壁和底部，以及所述间隔物(5)和所述电介质区域(6)的所述上表面上；/n·提供填充所有成对相邻翅片(1)之间的所述间隙以及所述间隔物(5)之间的所述间隙的非共形栅极电极层(12)，同时在所述电介质区域(6)和所述间隔物(5)的顶部上形成覆盖层(12’)；/n·变薄所述覆盖层(12’)，其中在暴露所述共形栅极电极层(11)的所述上表面之前停止所述变薄；/n·接着回蚀所述非共形栅极电极层(12)与所述共形栅极电极层(11)，直到所述间隔物(5)之间形成沟槽形凹陷(13)，所述凹陷的所述底部比所述翅片(1)高，其中所述栅极电极层(10)保留在所述间隔物(5)与所述电介质区域(6)的所述上表面上并且在所述凹陷(13)的所述侧壁上；/n·产生在所述凹陷(13)上方限定开口(17)的掩模(14，15)，其中所述开口：/nο从垂直于所述翅片的方向看，位于两个相邻的翅片(1)之间，/nο在垂直于所述凹陷(13)的方向上重叠所述凹陷(13)，使得所述开口(17)暴露所述凹陷本身及所述栅极电介质层在所述凹陷的任一侧上的部分，/n·通过对所述栅极电介质层(10)选择性的各向异性蚀刻处理，从由所述开口(17)限定的区域中去除所述非共形栅极电极层(12)和所述共形栅极电极层(11)，使得所述蚀刻处理在垂直于所述凹陷(13)的方向上自对准，从而在两个相邻的翅片(1)之间形成盲腔(18)，所述盲腔从所述凹陷(13)向下延伸，所述栅极电介质层(10)覆盖所述盲腔(18)的所述侧壁和所述底部，/n·去除所述掩模(14，15)，并从所述间隔物(5)和所述电介质区域(6)的所述上表面、从所述凹陷(13)的所述侧壁以及从所述盲腔(18)的所述侧壁和所述底部去除所述栅极电介质层(10)，/n·提供填充所述盲腔(18)和所述凹陷(13)的电介质材料的非共形层(19)，并且在所述电介质区域(6)和所述间隔物(5)的顶部上形成覆盖层(19’)，/n·变薄所述非共形层(19)，从而从所述电介质区域(6)和所述间隔物(5)的所述顶部去除所述覆盖层(19’)，使得所述盲腔(18)中的所述电介质材料形成栅极切割结构(20)，将第一栅极(21a)和第二栅极(21b)彼此隔离，同时所述凹陷(13)中的所述电介质材料在所述第一栅极(21a)和所述第二栅极(21b)的顶部形成栅极盖(22)。/n...

【技术特征摘要】
20181108 EP 18205160.71.一种用于在半导体翅片(1)的阵列上产生栅极切割结构(20)的方法，所述方法包括以下步骤：
·提供基板(2)，所述基板(2)包括：相互平行的半导体翅片(1)的阵列，并且横向于所述阵列；至少一个伪栅极结构(4)，所述至少一个伪栅极结构(4)在每一侧被间隔物(5)及电介质区域(6)侧接，其中所述间隔物(5)的上表面、所述伪栅极结构(4)及所述电介质区域(6)是平坦的，并且实质上平行于所述基板(2)的平面；
·去除所述伪栅极结构(4)，从而在所述间隔物(5)之间形成间隙；
·首先提供栅极电介质层(10)，然后在由所述翅片(1)、所述间隔物(5)和所述电介质区域(6)限定的形貌上共形地提供栅极电极层(11)，共形层(10，11)衬在所述间隔物(5)之间的所述间隙的侧壁和底部，以及所述间隔物(5)和所述电介质区域(6)的所述上表面上；
·提供填充所有成对相邻翅片(1)之间的所述间隙以及所述间隔物(5)之间的所述间隙的非共形栅极电极层(12)，同时在所述电介质区域(6)和所述间隔物(5)的顶部上形成覆盖层(12’)；
·变薄所述覆盖层(12’)，其中在暴露所述共形栅极电极层(11)的所述上表面之前停止所述变薄；
·接着回蚀所述非共形栅极电极层(12)与所述共形栅极电极层(11)，直到所述间隔物(5)之间形成沟槽形凹陷(13)，所述凹陷的所述底部比所述翅片(1)高，其中所述栅极电极层(10)保留在所述间隔物(5)与所述电介质区域(6)的所述上表面上并且在所述凹陷(13)的所述侧壁上；
·产生在所述凹陷(13)上方限定开口(17)的掩模(14，15)，其中所述开口：
ο从垂直于所述翅片的方向看，位于两个相邻的翅片(1)之间，
ο在垂直于所述凹陷(13)的方向上重叠所述凹陷(13)，使得所述开口(17)暴露所述凹陷本身及所述栅极电介质层在所述凹陷的任一侧上的部分，
·通过对所述栅极电介质层(10)选择性的各向异性蚀刻处理，从由所述开口(17)限定的区域中去除所述非共形栅极电极层(12)和所述共形栅极电极层(11)，使得所述蚀刻处理在垂直于所述凹陷(13)的方向上自对准，从而在两个相邻的翅片(1)之间形成盲腔(18)，所述盲腔从所述凹陷(13)向下延伸，所述栅极电介质层(10)覆盖所述盲腔(18)的所述侧壁和所述底部，
·去除所述掩模(14，15)，并从所述间隔物(5)和所述电介质区域(6)的所述上表面、从所述凹陷(13)的所述侧壁以及从所述盲腔(18)的所述侧壁和所述底部去除所述栅极电介质层(10)，
·提供填充所述盲腔(18)和所述凹陷(13)的电介质材料的非共形层(19)，并且在所述电介质区域(6)和所述间隔物(5)的顶部上形成覆盖层(19’)，
·变薄所述非共形层(19)，从而从所述电介质区域(6)和所述间隔物(5)的所述顶部去除所述覆盖层(19’)，使得所述盲腔(18)中的所述电介质材料形成栅极切割结构(20)，将第一栅极(21a)和第二栅极(21b)彼此隔离，同时所述凹陷(13)中的所述电介质材料在所述第一栅极(21a)和所述第二栅极(21b)的顶部形...

【专利技术属性】
技术研发人员：曾文德，E·邓托尼利塔，LA·拉格纳森，鬼木悠丞，
申请(专利权)人：IMEC非营利协会，
类型：发明
国别省市：比利时;BE