低压CMOS器件的制作方法技术

本发明专利技术公开了一种低压CMOS器件的制作方法，包括以下步骤：在半导体基片上形成衬底区；在半导体基片上制作STI；在衬底区的上表面制作闸极；在半导体基片的上表面设置光胶，以形成透射区和阻挡区，透射区与低压阱的位置相对应；低能量注入第一掺杂离子，以在衬底区形成表面超导层；大角度注入第二掺杂离子，以在衬底区形成低压LDD晕环；高能量注入第二掺杂离子，使第二掺杂离子穿透闸极和STI，以在衬底区形成低压阱。本发明专利技术采用Halo注入结合高能注入，使用同一光罩实现低压阱和LDD晕环的制作，减少了光罩的数量，节省了成本。

Fabrication of low voltage CMOS devices

【技术实现步骤摘要】
低压CMOS器件的制作方法
本专利技术属于半导体器件制造
，尤其涉及一种低压CMOS(ComplementaryMetalOxideSemiconductor，互补金属氧化物半导体)器件的制作方法。
技术介绍
Halo注入(晕环注入，一种半导体器件制造工艺)广泛应用于0.18微米低压(例如，1.8伏)CMOS器件的制作，主要原理是在LDD(轻掺杂漏区)注入中加入相反类型的掺杂以抑制短沟道效应。在采用Halo注入工艺制作低压CMOS器件的过程中，以图1所示的低压CMOS器件为例，为了制作低压p阱101和第一LDD晕环103，需要分别设置相对应的光罩。同样地，为了制作低压n阱102和第二LDD晕环104，也需要分别设置对应的光罩。图2-6示出了制造图1所示的低压CMOS器件的部分结构的制作流程。如图2所示，在半导体基片上形成p型衬底11，并制作STI(浅沟槽隔离)12。然后，如图3所示，沿箭头所示方向向p型衬底中注入杂质离子，形成低压p阱101。其中第一光胶13用于阻挡硼注入。该步骤需要设置阱光罩。然后，如图4所示，形成氧化层14和闸极15。接下来，参照图5，低能量注入杂质离子，形成表面超导层17，然后，沿箭头所示方向大角度注入杂质离子，形成第一LDD晕环103。该步骤中需要设置LDD光罩。低压n阱102、第二LDD晕环104等结构的制作也类似，在此不再赘述。而每一块光罩都需要较高的成本。现有技术的低压CMOS器件的制造流程中，需要分别设置阱光罩和LDD光罩，以图1所示的低压CMOS器件为例，为制作低压p阱、第一LDD晕环、低压n阱、第二LDD晕环，需要4块光罩，成本较高。
技术实现思路
本专利技术要解决的技术问题是克服现有技术中的低压CMOS器件的制造流程中，需要分别设置阱光罩和LDD光罩，成本较高的缺陷，提供一种能够减少光罩数量进而降低成本的低压CMOS器件的制作方法。本专利技术通过以下技术方案解决上述技术问题：本专利技术提供了一种低压CMOS器件的制作方法，包括以下步骤：在半导体基片上形成衬底区；在半导体基片上制作STI；在衬底区的上表面制作闸极；在半导体基片的上表面设置光胶，以形成透射区和阻挡区，透射区与低压阱的位置相对应；低能量注入第一掺杂离子，以在衬底区形成表面超导层；大角度注入第二掺杂离子，以在衬底区形成低压LDD晕环；高能量注入第二掺杂离子，使第二掺杂离子穿透闸极和STI，以在衬底区形成低压阱。较佳地，光胶的厚度与低压阱的深度相适应。较佳地，第二掺杂离子为硼离子。较佳地，在大角度注入第二掺杂离子的步骤中，第二掺杂离子的掺杂浓度为1.8E13/立方厘米～2.4E13/立方厘米，注入深度为0.15～0.21微米。较佳地，在高能量注入第二掺杂离子的步骤中，第二掺杂离子的掺杂浓度为3.8E12/立方厘米～4.2E12/立方厘米，注入深度为0.8～1.2微米。较佳地，第一掺杂离子为砷离子。较佳地，砷离子的掺杂浓度为5.5E14/立方厘米～6.1E14/立方厘米，注入深度为0.021～0.031微米。较佳地，在大角度注入第二掺杂离子的步骤中，注入角度为27～33度。较佳地，在高能量注入第二掺杂离子的步骤中，注入角度为5～9度。本专利技术的积极进步效果在于：本专利技术采用Halo注入结合高能注入，使用同一光罩实现低压阱和LDD晕环的制作，减少了光罩的数量，降低了成本。附图说明图1为现有技术的一种低压CMOS器件的结构示意图。图2为现有技术的一种低压CMOS器件的制造流程中制作STI的步骤的示意图。图3为现有技术的一种低压CMOS器件的制造流程中制作低压p阱的步骤的示意图。图4为现有技术的一种低压CMOS器件的制造流程中制作闸极的步骤的示意图。图5为现有技术的一种低压CMOS器件的制造流程中制作第一LDD晕环的步骤的示意图。图6为本专利技术的一较佳实施例的低压CMOS器件的制作方法的流程图。图7为本专利技术的一较佳实施例的低压CMOS器件的制作方法的制作STI的步骤的示意图。图8为本专利技术的一较佳实施例的低压CMOS器件的制作方法的制作闸极的步骤的示意图。图9为本专利技术的一较佳实施例的低压CMOS器件的制作方法的设置改进的光胶的步骤的示意图。图10为本专利技术的一较佳实施例的低压CMOS器件的制作方法的制作表面超导层的步骤的示意图。图11为本专利技术的一较佳实施例的低压CMOS器件的制作方法的制作第一LDD晕环的步骤的示意图。图12为本专利技术的一较佳实施例的低压CMOS器件的制作方法的制作改进的低压p阱的步骤的示意图。图13为本专利技术的一较佳实施例的低压CMOS器件的制作方法的制作n型重掺杂区并进行电极合金化的步骤的示意图。图14为本专利技术的一较佳实施例的低压CMOS器件的制作方法的制作该低压CMOS器件的剩余部分的步骤的示意图。具体实施方式下面通过一较佳实施例的方式进一步说明本专利技术，但并不因此将本专利技术限制在所述的实施例范围之中。本实施例提供一种低压CMOS器件的制作方法，参照图6，该制作方法包括以下步骤：步骤S301、在半导体基片上形成衬底区；在半导体基片上制作STI。具体如图7所示，在半导体基片上形成p型衬底11(衬底区)，并制作STI12。步骤S302、在衬底区的上表面制作闸极。具体如图8所示，在p型衬底11的上表面形成氧化层14和闸极15。与现有技术不同，本实施例在制作STI之后，直接制作闸极，不进行低压p阱的制作，因此，省略了制作低压p阱所需要的阱光罩，降低了成本；并且省略了根据阱光罩的图形设置光胶的步骤，节省了工时。步骤S303、在半导体基片的上表面设置光胶，以形成透射区和阻挡区，透射区与低压阱的位置相对应。具体参照图9，根据第一光罩的图形，在半导体基片的上表面设置改进的光胶161，以形成透射区和阻挡区，阻挡区为设置有改进的光胶161的区域。图中以虚线表征了透射区的范围与将要制作的低压p阱的范围相对应。改进的光胶161的厚度D1与将要制作的低压p阱的深度D2相适应，改进的光胶161能够避免杂质离子进入半导体基片中与阻挡区相对应的STI的下方的区域。本领域技术人员根据该低压CMOS器件的性能要求和所采用的光胶的阻挡系数能够对D1与D2的数值进行合理设置。步骤S304、低能量注入第一掺杂离子，以在衬底区形成表面超导层。如图10所示，沿箭头所示方向p型衬底11低能量注入砷离子(第一掺杂离子)，以在p型衬底11形成表面超导层17。低能量注入是本领域技术术语，本领域技术人员清楚低能量注入所采用的能量范围。在本实施例中，低能量注入砷离子时，掺杂浓度为5.8E14/立方厘米，注入深度为0.025微米，注入角度为7度。在其他可选的实施方式中，在步骤304中，掺杂浓度可选范围为5.5E14/立方厘米～6.1E14/立方厘米，注入本文档来自技高网...

【技术保护点】
1.一种低压CMOS器件的制作方法，其特征在于，包括以下步骤：/n在半导体基片上形成衬底区；/n在所述半导体基片上制作STI；/n在所述衬底区的上表面制作闸极；/n在所述半导体基片的上表面设置光胶，以形成透射区和阻挡区，所述透射区与低压阱的位置相对应；/n低能量注入第一掺杂离子，以在所述衬底区形成表面超导层；/n大角度注入第二掺杂离子，以在所述衬底区形成低压LDD晕环；/n高能量注入所述第二掺杂离子，使所述第二掺杂离子穿透所述闸极和所述STI，以在所述衬底区形成所述低压阱。/n

【技术特征摘要】
1.一种低压CMOS器件的制作方法，其特征在于，包括以下步骤：
在半导体基片上形成衬底区；
在所述半导体基片上制作STI；
在所述衬底区的上表面制作闸极；
在所述半导体基片的上表面设置光胶，以形成透射区和阻挡区，所述透射区与低压阱的位置相对应；
低能量注入第一掺杂离子，以在所述衬底区形成表面超导层；
大角度注入第二掺杂离子，以在所述衬底区形成低压LDD晕环；
高能量注入所述第二掺杂离子，使所述第二掺杂离子穿透所述闸极和所述STI，以在所述衬底区形成所述低压阱。


2.如权利要求1所述的低压CMOS器件的制作方法，其特征在于，所述光胶的厚度与所述低压阱的深度相适应。


3.如权利要求1所述的低压CMOS器件的制作方法，其特征在于，所述第二掺杂离子为硼离子。


4.如权利要求3所述的低压CMOS器件的制作方法，其特征在于，在所述大角度注入第二掺杂离子的步骤中，所述第二掺杂离子的掺杂浓度为1.8E1...

【专利技术属性】
技术研发人员：林威，刘建华，吴晓丽，
申请(专利权)人：上海先进半导体制造股份有限公司，
类型：发明
国别省市：上海;31