VDMOS及其制造方法技术

本发明专利技术公开了一种VDMOS及其制造方法，VDMOS包括内置的续流二极管，续流二极管包括相邻的p型掺杂区和n型掺杂区，半导体衬底基片具有第一主面和第二主面，第一主面设置有第一目标掺杂区，第二主面设置有第二目标掺杂区，第一目标掺杂区为用于制作p型掺杂区的区域，第二目标掺杂区为用于制作n型掺杂区的区域，制造方法包括：向第一目标区域中掺杂p型杂质离子，以形成p型掺杂区；向第二目标区域中注入氢离子，以形成n型掺杂区和复合中心，复合中心用于降低续流二极管的临界饱和电压以及加速反向恢复时间。本发明专利技术采用氢离子注入工艺在n型掺杂层中形成复合中心，能够加速内置的续流二极管的反向恢复速度，提高性能。

VDMOS and its manufacturing method

【技术实现步骤摘要】
VDMOS及其制造方法
本专利技术属于半导体器件及制造工艺
，尤其涉及一种VDMOS(垂直金属绝缘栅场效应管)及其制造方法。
技术介绍
VDMOS无论是开关应用还是线形应用，VDMOS都是理想的功率器件，VDMOS主要应用于电机调速、逆变器、不间断电源、电子开关、高保真音响、汽车电器和电子镇流器等。VDMOS可以分为平面VDMOS和沟槽VDMOS。有些VDMOS中，会内置续流二极管(freewheeldiode)。图1示出了一种包括内置续流二极管的沟槽VDMOS的半导体器件结构，其中采用虚线示出了续流二极管D的等效电路。参照图1，该沟槽VDMOS包括第一n型重掺杂层104、n型掺杂层102、n型轻掺杂层101、第二p型掺杂层108、第三p型掺杂层114、第三n型重掺杂层109、第四n型重掺杂层112、第五n型重掺杂层111、第六n型重掺杂层110、栅氧化层106、栅极107、金属层源级(Source)113，n型掺杂层102以及第一n型重掺杂层104并联构成漏极(drain)。其中，第二p型掺杂层108、n型轻掺杂层101、n型掺杂层102构成内置的续流二极管D。其中，n型掺杂层102即为续流二极管D的n型区。在制作该续流二极管的n型区的过程中，需要在衬底中进行离子注入，形成n型掺杂层。现有技术中，衬底中进行离子注入以形成该续流二极管的n型区的流程中，往往采用注磷推扩技术。具体参照图1所示，向半导体衬底基片中注入浓度适宜的磷离子，在半导体衬底的目标区域内形成n型掺杂层，该n型掺杂层作为该VDMOS中内置的续流二极管的n型区。但采用该方法得到的续流二极管，其反向恢复速度较慢，导致该VDMOS的性能不佳。
技术实现思路
本专利技术要解决的技术问题是为了克服现有技术中VDMOS中的续流二极管的反向恢复速度较慢导致该VDMOS的性能不佳的缺陷，提供一种VDMOS及其制造方法。本专利技术是通过下述技术方案来解决上述技术问题：本专利技术提供了一种VDMOS的制造方法，所述VDMOS包括内置的续流二极管，所述续流二极管包括相邻的p型掺杂区和n型掺杂区，所述VDMOS在半导体衬底基片上制造，所述半导体衬底基片具有第一主面和第二主面，所述第一主面设置有第一目标掺杂区，所述第二主面设置有第二目标掺杂区，所述第一目标掺杂区与所述第二目标掺杂区相邻，所述第一目标掺杂区为用于制作所述p型掺杂区的区域，所述第二目标掺杂区为用于制作所述n型掺杂区的区域，所述VDMOS的制造方法包括以下步骤：向所述第一目标区域中掺杂p型杂质离子，以形成所述p型掺杂区；向所述第二目标区域中注入氢离子，以形成所述n型掺杂区和复合中心，所述复合中心用于降低所述续流二极管的临界饱和电压以及加速所述续流二极管的反向恢复时间。较佳地，在向所述第二目标区域中注入氢离子，以形成所述n型掺杂区和复合中心的步骤之前，所述VDMOS的制造方法还包括以下步骤：在所述半导体衬底基片的表面设置掩膜，所述掩膜包括阻挡区和透射区，所述阻挡区用于阻挡所述氢离子注入所述半导体衬底基片；所述透射区用于供氢离子穿过，以注入所述半导体衬底基片。较佳地，在向所述第二目标区域中注入氢离子，以形成所述n型掺杂区和复合中心的步骤之后，所述VDMOS的制造方法还包括以下步骤：对所述续流二极管的n型掺杂区进行电子辐照。较佳地，向所述第二目标区域中注入氢离子，以形成所述n型掺杂区和复合中心的过程中，对所述续流二极管的n型掺杂区退火，以在所述续流二极管的n型掺杂区内形成所述复合中心。较佳地，所述退火步骤采用炉管退火，退火温度为200-400摄氏度，退火时间为1-5小时。较佳地，所述掩膜包括聚酰亚胺树脂掩膜，或铝掩膜，或氮化硅掩膜。较佳地，所述掩膜的厚度为2-100微米。较佳地，所述退火步骤采用激光退火。较佳地，所述p型杂质离子包括铝离子或镓离子或硼离子。本专利技术还提供了一种VDMOS，所述VDMOS利用前述的VDMOS的制造方法制造。本专利技术的积极进步效果在于：本专利技术的VDMOS及其制造方法中，在制作VDMOS的续流二极管的n型区的步骤中，采用氢离子注入工艺，取代现有技术中的磷离子注入工艺，再经退火激活，使得氢离子在该n型掺杂层中形成复合中心，一箭双雕，该复合中心能够同时降低所述续流二极管的临界饱和电压和加速所述续流二极管的反向恢复时间，从而缩短其反向恢复时间，提高该VDMOS的性能。附图说明图1为现有技术中一种常见的沟槽VDMOS的结构示意图。图2为本专利技术的一较佳实施例的VDMOS的制造方法的流程图。图3为基于图2的VDMOS的制造方法制造的一种沟槽VDMOS的结构示意图。图4为基于图2的VDMOS的制造方法制造的一种平面VDMOS的结构示意图。具体实施方式下面通过实施例的方式进一步说明本专利技术，但并不因此将本专利技术限制在所述的实施例范围之中。本实施例提供一种VDMOS的制造方法，用于制作包括内置的续流二极管的VDMOS，该续流二极管包括相邻的p型掺杂区和n型掺杂区，VDMOS在半导体衬底基片上制造，半导体衬底基片具有第一主面和第二主面，第一主面设置有第一目标掺杂区，第二主面设置有第二目标掺杂区，第一目标掺杂区与第二目标掺杂区相邻，第一目标掺杂区为用于制作p型掺杂区的区域，第二目标掺杂区为用于制作n型掺杂区的区域，如图2所示，该VDMOS的制造方法包括以下步骤：步骤S401、在半导体衬底基片的表面设置掩膜；步骤S402、向第一目标区域中掺杂p型杂质离子，以形成p型掺杂区；步骤S403、向第二目标区域中注入氢离子，以形成n型掺杂区和复合中心；其中，所述复合中心用于降低所述续流二极管的临界饱和电压以及加速所述续流二极管的反向恢复时间。具体为，对所述续流二极管的n型掺杂区退火，以在所述续流二极管的n型掺杂区内形成所述复合中心。步骤S404、对续流二极管的n型掺杂区进行电子辐照。在步骤S401中，掩膜包括阻挡区和透射区，阻挡区用于阻挡杂质离子注入半导体衬底基片；透射区用于供杂质离子穿过，以注入半导体衬底基片。该掩膜采用聚酰亚胺树脂材料、或铝材料、或氮化硅材料制成。该聚酰亚胺树脂材料、或铝材料、或氮化硅材料均为市售可得。根据实验数据，在氢离子注入过程中，1微米厚的铝材料掩膜的阻挡效率为1微米，即，假设铝材料掩膜的厚度为5微米，进行氢离子注入时，氢离子注入至透射区下5微米的区域时，阻挡区下没有氢离子注入，全部被阻挡。根据实验数据，1微米厚的聚酰亚胺树脂掩膜的阻挡效率为0.7微米。聚酰亚胺树脂掩膜的较佳厚度为2-100微米，铝材料掩膜的较佳厚度为2-100微米。现有技术中，往往采用二氧化硅掩膜，而二氧化硅掩膜因张力、应力因素，当达到一定厚度时，容易发生翘曲，会影响VDMOS的可靠性。因此，二氧化硅掩膜无法达到较大的厚度。而聚酰亚胺树脂掩膜、铝材料掩膜均可以达到较大的厚度，依然不会发生翘曲，可以保证VDMOS的可靠性。<本文档来自技高网...

【技术保护点】
1.一种VDMOS的制造方法，其特征在于，所述VDMOS包括内置的续流二极管，所述续流二极管包括相邻的p型掺杂区和n型掺杂区，所述VDMOS在半导体衬底基片上制造，所述半导体衬底基片具有第一主面和第二主面，所述第一主面设置有第一目标掺杂区，所述第二主面设置有第二目标掺杂区，所述第一目标掺杂区与所述第二目标掺杂区相邻，所述第一目标掺杂区为用于制作所述p型掺杂区的区域，所述第二目标掺杂区为用于制作所述n型掺杂区的区域，所述VDMOS的制造方法包括以下步骤：/n向所述第一目标区域中掺杂p型杂质离子，以形成所述p型掺杂区；/n向所述第二目标区域中注入氢离子，以形成所述n型掺杂区和复合中心，所述复合中心用于降低所述续流二极管的临界饱和电压以及加速所述续流二极管的反向恢复时间。/n

【技术特征摘要】
1.一种VDMOS的制造方法，其特征在于，所述VDMOS包括内置的续流二极管，所述续流二极管包括相邻的p型掺杂区和n型掺杂区，所述VDMOS在半导体衬底基片上制造，所述半导体衬底基片具有第一主面和第二主面，所述第一主面设置有第一目标掺杂区，所述第二主面设置有第二目标掺杂区，所述第一目标掺杂区与所述第二目标掺杂区相邻，所述第一目标掺杂区为用于制作所述p型掺杂区的区域，所述第二目标掺杂区为用于制作所述n型掺杂区的区域，所述VDMOS的制造方法包括以下步骤：
向所述第一目标区域中掺杂p型杂质离子，以形成所述p型掺杂区；
向所述第二目标区域中注入氢离子，以形成所述n型掺杂区和复合中心，所述复合中心用于降低所述续流二极管的临界饱和电压以及加速所述续流二极管的反向恢复时间。


2.如权利要求1所述的VDMOS的制造方法，其特征在于，在向所述第二目标区域中注入氢离子，以形成所述n型掺杂区和复合中心的步骤之前，所述VDMOS的制造方法还包括以下步骤：
在所述半导体衬底基片的表面设置掩膜，所述掩膜包括阻挡区和透射区，所述阻挡区用于阻挡所述氢离子注入所述半导体衬底基片；所述透射区用于供氢离子穿过，以注入所述半导体衬底基片。


3.如权利要求1所述的VDMOS的制造方法，其特征在于，在向所述第二目标区...

【专利技术属性】
技术研发人员：王学良，刘建华，袁志巧，闵亚能，
申请(专利权)人：上海先进半导体制造股份有限公司，
类型：发明
国别省市：上海;31