阵列基板及显示面板制造技术

本申请提出了一种阵列基板及显示面板，所述阵列基板包括衬底基板、设置于衬底基板上的多条扫描线和多条数据线、以及呈阵列分布于衬底基板上的多个像素单元，各扫描线与各数据线交叉设置以界定各像素单元的边界；任一像素单元包括主像素电极和次像素电极，次像素电极至少包括两第二分体，两第二分体分别设置于主像素电极靠近所述数据线的两侧，通过将两所述第二分体分别设置于主像素电极靠近数据线的两侧，利用次像素电极中的第二分体隔离避免主像素电极与数据线之间的干扰，防止数据线与主像素电极之间形成耦合电容，从而可以在保证串扰问题的前提下，取消金属屏蔽层的设计，从而大幅度提升阵列基板的开口率和穿透率。

Array base plate and display panel

【技术实现步骤摘要】
阵列基板及显示面板
本申请涉及显示领域，特别涉及一种阵列基板及显示面板。
技术介绍
一般的VA型液晶显示面板中，为了更优的广视角体验，一般会采用将一个像素单元中的四畴区设计变为八畴区设计，如图1所示，通过设置具有不同驱动电压差的主畴区11和副畴区12，主畴区11和副畴区12分别含有4个轴对称的畴区，通过空间和液晶取向差异化的特性，使得正视和侧视时的差异减小，即改善侧视色偏等特性。在8畴区液晶显示面板中，为了屏蔽Data线13与位于主畴区11的PE电极14之间形成的耦合电容，从而避免电压变化导致显示不良，通常会在位于主畴区11的PE电极14四周设置金属屏蔽层15。然而，金属屏蔽层15一般采用不透光的材料形成，会导致显示面板的开口率下降。
技术实现思路
本申请提供一种阵列基板及显示面板，以解决现有像素单元中金属屏蔽层一般采用不透光的材料形成，会导致显示面板的开口率下降的技术问题。为解决上述问题，本申请提供的技术方案如下：本申请提供了一种阵列基板，包括衬底基板、设置于所述衬底基板上的多条扫描线和多条数据线、本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，包括衬底基板、设置于所述衬底基板上的多条扫描线和多条数据线、以及呈阵列分布于所述衬底基板上的多个像素单元，各所述扫描线与各所述数据线交叉设置以界定各所述像素单元的边界；/n任一所述像素单元包括主像素电极和次像素电极，所述次像素电极至少包括两第二分体，两所述第二分体分别设置于所述主像素电极靠近所述数据线的两侧。/n

【技术特征摘要】
20191212 CN 20191127105211.一种阵列基板，其特征在于，包括衬底基板、设置于所述衬底基板上的多条扫描线和多条数据线、以及呈阵列分布于所述衬底基板上的多个像素单元，各所述扫描线与各所述数据线交叉设置以界定各所述像素单元的边界；
任一所述像素单元包括主像素电极和次像素电极，所述次像素电极至少包括两第二分体，两所述第二分体分别设置于所述主像素电极靠近所述数据线的两侧。


2.根据权利要求1所述的阵列基板，其特征在于，两所述第二分体其中一端相互连接，所述次像素电极呈C型绕所述主像素电极设置。


3.根据权利要求2所述的阵列基板，其特征在于，所述次像素电极还包括一第一分体，两所述第二分体其中一端通过所述第一分体连接。


4.根据权利要求3所述的阵列基板，其特征在于，所述第一分体包括两条交叉设置的第一电极主干，所述第一主电极主干将所述第一分体所在区域限定为四个第一副畴区，每一所述第一副畴区中均设置有与所述第一电极主干电连接的第一电极支干。


5.根据权利要求1所述的阵列基板，其特征在于，两所述第二分体两端相互连接，所述次像素电极呈封闭的环状，所述主像素电极位于所述次像素电极所限定的封闭区域内。


6.根据权利要求1所述的阵列基板，其特征在于，所述第二分体包括与所述主像素电极形状相对应的分电极，所述分电极包括将所述分电极所在区域限定为两个第二副畴区的第二电极主干，每...

【专利技术属性】
技术研发人员：曹武，张琪，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东;44