阵列基板及显示面板制造技术

本申请提出了一种阵列基板及显示面板，所述阵列基板包括衬底基板、设置于衬底基板上的多条扫描线和多条数据线、以及呈阵列分布于衬底基板上的多个像素单元，各扫描线与各数据线交叉设置以界定各像素单元的边界；任一像素单元包括主像素电极和次像素电极，次像素电极至少包括两第二分体，两第二分体分别设置于主像素电极靠近所述数据线的两侧，通过将两所述第二分体分别设置于主像素电极靠近数据线的两侧，利用次像素电极中的第二分体隔离避免主像素电极与数据线之间的干扰，防止数据线与主像素电极之间形成耦合电容，从而可以在保证串扰问题的前提下，取消金属屏蔽层的设计，从而大幅度提升阵列基板的开口率和穿透率。

Array base plate and display panel

【技术实现步骤摘要】
阵列基板及显示面板
本申请涉及显示领域，特别涉及一种阵列基板及显示面板。
技术介绍
一般的VA型液晶显示面板中，为了更优的广视角体验，一般会采用将一个像素单元中的四畴区设计变为八畴区设计，如图1所示，通过设置具有不同驱动电压差的主畴区11和副畴区12，主畴区11和副畴区12分别含有4个轴对称的畴区，通过空间和液晶取向差异化的特性，使得正视和侧视时的差异减小，即改善侧视色偏等特性。在8畴区液晶显示面板中，为了屏蔽Data线13与位于主畴区11的PE电极14之间形成的耦合电容，从而避免电压变化导致显示不良，通常会在位于主畴区11的PE电极14四周设置金属屏蔽层15。然而，金属屏蔽层15一般采用不透光的材料形成，会导致显示面板的开口率下降。
技术实现思路
本申请提供一种阵列基板及显示面板，以解决现有像素单元中金属屏蔽层一般采用不透光的材料形成，会导致显示面板的开口率下降的技术问题。为解决上述问题，本申请提供的技术方案如下：本申请提供了一种阵列基板，包括衬底基板、设置于所述衬底基板上的多条扫描线和多条数据线、以及呈阵列分布于所述衬底基板上的多个像素单元，各所述扫描线与各所述数据线交叉设置以界定各所述像素单元的边界；任一所述像素单元包括主像素电极和次像素电极，所述次像素电极至少包括两第二分体，两所述第二分体分别设置于所述主像素电极靠近所述数据线的两侧。在本申请的阵列基板中，两所述第二分体其中一端相互连接，所述次像素电极呈C型绕所述主像素电极设置。在本申请的阵列基板中，所述次像素电极还包括一第一分体，两所述第二分体其中一端通过所述第一分体连接。在本申请的阵列基板中，两所述第二分体两端相互连接，所述次像素电极呈封闭的环状，所述主像素电极位于所述次像素电极所限定的封闭区域内。在本申请的阵列基板中，所述第一分体包括两条交叉设置的第一电极主干，所述第一主电极主干将所述第一分体所在区域限定为四个第一副畴区，每一所述第一副畴区中均设置有与所述第一电极主干电连接的第一电极支干。在本申请的阵列基板中，所述第二分体包括与所述主像素电极形状相对应的分电极，所述分电极包括将所述分电极所在区域限定为两个第二副畴区的第二电极主干，每一所述第二副畴区中均设置有与所述第二电极主干电连接的第二电极支干。在本申请的阵列基板中，所述主像素电极包括主电极，所述主电极将所述主像素电极所在区域限定为多个主畴区，每一所述主畴区中均设置有与所述主电极电连接的支电极。在本申请的阵列基板中，所述主电极包括第一主电极，所述支电极包括第一支电极，所述主像素电极包括间隔设置于所述第一主电极两端的两个分部，所述第一主电极将每一所述分部所在区域均限定为两个第一主畴区，每一所述第一主畴区中均设置有与所述第一主电极电连接的第一支电极。在本申请的阵列基板中，所述主电极包括两条交叉设置的第二主电极，所述支电极包括第二支电极，两所述第二主电极将所述主像素电极所在区域限定为四个第二主畴区，每一所述第二主畴区中均设置有与所述第二主电极电连接的第二支电极。在本申请的阵列基板中，所述支电极呈倾斜设置且所述支电极与所述主电极之间的夹角为20～70度。在本申请的阵列基板中，所述数据线包括靠近所述次像素电极设置的第一侧边，所述次像素电极在所述衬底基板上的正投影覆盖所述第一侧边在所述衬底基板上的正投影。本申请还提供一种显示面板，所述显示面板包括彩膜基板和如前所述的阵列基板，所述彩膜基板与所述阵列基板之间设置有液晶层。本申请的有益效果：本申请通过将次像素电极设计为至少包括两第二分体的结构，同时将两所述第二分体分别设置于所述主像素电极靠近所述数据线的两侧，利用次像素电极中的第二分体隔离避免主像素电极与数据线之间的干扰，防止数据线与主像素电极之间形成耦合电容，从而可以在保证串扰问题的前提下，取消金属屏蔽层的设计，从而大幅度提升阵列基板的开口率和穿透率。附图说明下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。图1为本专利技术
技术介绍
中液晶显示面板的结构示意图；图2为本申请实施例中阵列基板的第一种结构示意图；图3为本申请实施例中阵列基板的第二种结构示意图；图4为本申请实施例中阵列基板的第三种结构示意图；图5为本申请实施例中阵列基板的第四种结构示意图；图6为本申请实施例中阵列基板的第五种结构示意图；图7为本申请实施例中阵列基板的第六种结构示意图；图8为本申请实施例中阵列基板的第七种结构示意图；图9为本申请一实施方式中显示面板的结构示意图。附图标记：11、主畴区；12、副畴区；13、Data线；14、PE电极；15、金属屏蔽层；20、阵列基板；21、衬底基板；22、扫描线；23、数据线；231、第一侧边；24、主区；25、次区；26、主像素电极；261、第一主电极；262、第一支电极；263、第二主电极；264、第二支电极；27、次像素电极；271、第一分体；2711、第一电极主干；2712、第一电极支干；272、第二分体；2721、第二电极主干；2722、第二电极支干；28、公共电极；29、源漏极；30、彩膜基板；40、液晶层。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。在本申请中，除非另有明确的规定和限定本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，包括衬底基板、设置于所述衬底基板上的多条扫描线和多条数据线、以及呈阵列分布于所述衬底基板上的多个像素单元，各所述扫描线与各所述数据线交叉设置以界定各所述像素单元的边界；/n任一所述像素单元包括主像素电极和次像素电极，所述次像素电极至少包括两第二分体，两所述第二分体分别设置于所述主像素电极靠近所述数据线的两侧。/n

【技术特征摘要】
20191212 CN 20191127105211.一种阵列基板，其特征在于，包括衬底基板、设置于所述衬底基板上的多条扫描线和多条数据线、以及呈阵列分布于所述衬底基板上的多个像素单元，各所述扫描线与各所述数据线交叉设置以界定各所述像素单元的边界；
任一所述像素单元包括主像素电极和次像素电极，所述次像素电极至少包括两第二分体，两所述第二分体分别设置于所述主像素电极靠近所述数据线的两侧。


2.根据权利要求1所述的阵列基板，其特征在于，两所述第二分体其中一端相互连接，所述次像素电极呈C型绕所述主像素电极设置。


3.根据权利要求2所述的阵列基板，其特征在于，所述次像素电极还包括一第一分体，两所述第二分体其中一端通过所述第一分体连接。


4.根据权利要求3所述的阵列基板，其特征在于，所述第一分体包括两条交叉设置的第一电极主干，所述第一主电极主干将所述第一分体所在区域限定为四个第一副畴区，每一所述第一副畴区中均设置有与所述第一电极主干电连接的第一电极支干。


5.根据权利要求1所述的阵列基板，其特征在于，两所述第二分体两端相互连接，所述次像素电极呈封闭的环状，所述主像素电极位于所述次像素电极所限定的封闭区域内。


6.根据权利要求1所述的阵列基板，其特征在于，所述第二分体包括与所述主像素电极形状相对应的分电极，所述分电极包括将所述分电极所在区域限定为两个第二副畴区的第二电极主干，每...

【专利技术属性】
技术研发人员：曹武，张琪，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东;44