阵列基板制造技术

本申请公开了一种阵列基板，包括多个呈阵列式排布的子像素，每一所述子像素分为主区和次区，对应每一行所述子像素分别设置一条扫描线，所述扫描线设在所述主区和所述次区之外，对应每一列所述子像素分别设置一条数据线；其中，每一所述子像素还包括主区薄膜晶体管以及次区薄膜晶体管，所述主区薄膜晶体管和所述次区薄膜晶体管的马蹄形U型开口方向为同向。本申请实施例在3TFT_8畴的像素结构中，通过将扫描线设在像素结构的主区和次区之外，且使得主区薄膜晶体管和次区薄膜晶体管的马蹄形U型开口方向为同向，有效提升了像素结构的开口率，从而提升了阵列基板的穿透率。

【技术实现步骤摘要】
阵列基板
本申请涉及显示
，尤其涉及一种阵列基板。
技术介绍
随着液晶显示技术的发展，显示屏幕的尺寸越来越大，传统采用4畴(4domain)的PSVA(聚合物稳定垂直配向)像素会凸显视角色偏的不良表现。为了提升面板视角表现，3T_8domain(8畴3晶体管)的PSVA像素逐渐应用于大尺寸电视面板的设计，使同一个子像素(subpixel)内主(main)区的4个畴与次(sub)区的4个畴，通过空间和液晶取向差异化的特性，使得正视/侧视之差异减小，即改善侧视色偏等特性。目前一般利用增加TFT(薄膜晶体管)器件数量进行分压比调节，但将会造成画素开口率/原生穿透率受限；同时，为了防止像素电极中金属走线产生的串扰风险，一般需要增加遮挡金属层做电场屏蔽，降低耦合电容影响像素电压的影响，这将进一步限制开口率提升。因此，需要改善阵列基板的像素结构设计，尤其针对高分辨率的显示面板而言，亟需提升其像素结构的开口率。
技术实现思路
本申请实施例提供一种阵列基板，可以有效提升阵列基板的像素结构的开口率，从而提升了阵列基板的穿本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，包括多个呈阵列式排布的子像素，每一所述子像素分为主区和次区，对应每一行所述子像素分别设置一条扫描线，所述扫描线设在所述主区和所述次区之外，对应每一列所述子像素分别设置一条数据线；/n其中，每一所述子像素还包括主区薄膜晶体管以及次区薄膜晶体管，所述主区薄膜晶体管和所述次区薄膜晶体管的马蹄形U型开口方向为同向。/n

【技术特征摘要】
1.一种阵列基板，其特征在于，包括多个呈阵列式排布的子像素，每一所述子像素分为主区和次区，对应每一行所述子像素分别设置一条扫描线，所述扫描线设在所述主区和所述次区之外，对应每一列所述子像素分别设置一条数据线；
其中，每一所述子像素还包括主区薄膜晶体管以及次区薄膜晶体管，所述主区薄膜晶体管和所述次区薄膜晶体管的马蹄形U型开口方向为同向。


2.如权利要求1所述的阵列基板，其特征在于，所述主区靠近所述扫描线的一侧，所述次区远离所述扫描线的一侧。


3.如权利要求2所述的阵列基板，其特征在于，所述子像素还包括黑色矩阵，对应设于所述数据线上方或所述扫描线上方。


4.如权利要求3所述的阵列基板，其特征在于，所述主区薄膜晶体管包括第一源极、第一漏极以及第一栅极，所述第一栅极连接至所述扫描线，所述第一源极连接至所述数据线，所述第一漏极经由第一过孔连接至公共电极；所述子像素还包括第一电容以及第二电容，所述第一电容为主区存储电容，所述第一电容的一端连接至所述第一漏极，另一端连接至所述公共电极；所述第二电容为主区液晶电容，所述第二电容的一端连接至所述第一漏极，另一端连接至所述公共电极。


5.如权利要求3所述的阵列基板，其特征在于，所述次区薄膜晶体管包括第二源极、第二漏极以及第二栅极，所述第二栅极连接至所述扫描线，所述第二源极连接至所述数据线，所述第...

【专利技术属性】
技术研发人员：曹武，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东;44