阵列基板和显示装置制造方法及图纸

技术编号:24330039 阅读:19 留言:0更新日期:2020-05-29 19:18
一种阵列基板和显示装置,稳定地保持电极部的电位。阵列基板(10A)具备:电极部(12),其在第1方向及与第1方向交叉的第2方向各排列配置有多个;电容形成部(32),其在第1方向和第2方向各排列配置有多个,配置为隔着作为绝缘膜的第1绝缘膜(22)、第3绝缘膜(26)、第4绝缘膜(28)及第5绝缘膜(29)与电极部(12)重叠;第1电容配线(33),其与电容形成部(32)包括相同导电膜(21),沿第1方向延伸,与在第1方向相邻的电容形成部(32)中的每一个相连;及第2电容配线(34),其与电容形成部(32)包括相同导电膜(21),沿第2方向延伸,与在第2方向相邻的电容形成部(32)中的每一个相连。

Array substrate and display device

【技术实现步骤摘要】
阵列基板和显示装置
本专利技术涉及阵列基板和显示装置。
技术介绍
以往,作为液晶显示装置的一个例子,已知下述专利文献1所记载的液晶显示装置。专利文献1所记载的液晶显示装置所具备的数据线Dj-2、Dj、…在将像素矩阵PX(i,j)(i=1~m,j=1~n)按各2列进行分割而成的各像素组中分别形成有1条,将信号电压供应到各个该像素组。在像素矩阵的各行,分别形成有1条第1栅极线GAi和1条第2栅极线GBi。第1栅极线GAi将栅极电压供应到属于第i行的n个像素中的分别通过n/2条数据线而被供应信号电压的n/2个像素中的每一个像素。第2栅极线GBi将栅极电压供应到属于第i行的n个像素中的除了由栅极线GAi供应栅极电压的像素之外的n/2个像素中的每一个像素。现有技术文献专利文献专利文献1:特开平10-142578号公报
技术实现思路
专利技术要解决的问题根据上述的专利文献1所记载的液晶显示装置,能够通过比以往少的条数的数据线来进行各像素的驱动。此外,在该专利文献1中公开了如下构成:在没有形成数据线的各像素间的边界区域分别形成有与数据线平行的Cs线(存储电容线)。然而,多个Cs线是简单地以与数据线平行的方式笔直地延伸,因此在推进了液晶显示装置的大型化的情况下,Cs线的配线电阻的分布的标准偏差变大。因此,有可能像素的电位不稳定,产生阴影等显示不良。本专利技术是基于上述这样的情况而完成的,其目的在于稳定地保持电极部的电位。用于解决问题的方案(1)本专利技术的一个实施方式是一种阵列基板,具备:电极部,其在第1方向及与上述第1方向交叉的第2方向上各排列配置有多个;电容形成部,其在上述第1方向和上述第2方向上各排列配置有多个,并配置为隔着绝缘膜与上述电极部重叠;第1电容配线,其与上述电容形成部包括相同导电膜,沿着上述第1方向延伸,并与在上述第1方向上相邻的上述电容形成部中的每一个电容形成部相连;以及第2电容配线,其与上述电容形成部包括相同导电膜,沿着上述第2方向延伸,并与在上述第2方向上相邻的上述电容形成部中的每一个电容形成部相连。(2)另外,本专利技术的某实施方式是一种阵列基板,在上述(1)的构成的基础上,具备:第1配线,其配置于在上述第2方向上相邻的上述电极部之间,沿着上述第1方向延伸,并隔着绝缘膜与上述第2电容配线交叉;以及第2配线,其配置于在上述第1方向上相邻的上述电极部之间,沿着上述第2方向延伸,并隔着绝缘膜与上述第1电容配线交叉。(3)另外,本专利技术的某实施方式是一种阵列基板,在上述(2)的构成的基础上,具备:开关元件,其具有栅极电极、源极区域、沟道区域以及漏极区域,上述栅极电极连接到上述第1配线,上述源极区域连接到上述第2配线,上述沟道区域包括半导体膜,一端侧连接到上述源极区域,且上述沟道区域以隔着栅极绝缘膜与上述栅极电极重叠的方式相对于上述栅极电极配置在下层侧,上述漏极区域连接到上述沟道区域的另一端侧;以及,遮光部,其以隔着下层侧绝缘膜与上述沟道区域重叠的方式相对于上述沟道区域配置在下层侧,上述遮光部与上述电容形成部、上述第1电容配线以及上述第2电容配线包括相同导电膜。(4)另外,本专利技术的某实施方式是一种阵列基板,在上述(3)的构成的基础上,上述电极部相对于上述漏极区域配置于上层侧,并连接到上述漏极区域。(5)另外,本专利技术的某实施方式是一种阵列基板,在上述(4)的构成的基础上,具备低电阻化部,上述低电阻化部是使上述半导体膜的一部分低电阻化而成的,连接到上述漏极区域,并配置为隔着绝缘膜与上述电容形成部重叠。(6)另外,本专利技术的某实施方式是一种阵列基板,在上述(2)至上述(5)中的任意一个构成的基础上,具备开关元件,上述开关元件具有栅极电极、源极区域、漏极区域以及沟道区域,上述栅极电极连接到上述第1配线,上述源极区域连接到上述第2配线,上述漏极区域连接到上述电极部,上述沟道区域包括半导体膜,一端侧连接到上述源极区域,另一端侧连接到上述漏极区域,且上述沟道区域配置为隔着栅极绝缘膜与上述栅极电极重叠,上述第2配线以在中间夹着2个上述电极部的方式隔开间隔地排列配置有多个,上述第1配线以在上述第2方向上相邻的上述电极部之间各夹着2个上述第1配线的方式配置,而且,上述开关元件以分别连接到相互相邻的上述第1配线和上述电极部的方式配置有至少2个,上述第2电容配线以被夹在相互相邻的上述第2配线之间所夹着的2个上述电极部之间的方式配置。(7)另外,本专利技术的某实施方式是一种阵列基板,在上述(6)的构成的基础上,上述电极部被分割为多个畴,上述电容形成部配置为选择性地与上述电极部中的相邻的上述畴的边界部位重叠。(8)另外,本专利技术的某实施方式是一种阵列基板,在上述(7)的构成的基础上,上述电极部以使上述畴在上述第1方向和上述第2方向上各排列多个的方式被分割,上述电容形成部具有:第1电容形成部,其选择性地与在上述第2方向上相邻的上述畴的上述边界部位重叠;以及第2电容形成部,其选择性地与在上述第1方向上相邻的上述畴的上述边界部位重叠,上述第1电容配线与上述第1电容形成部以呈直线状的方式相互相连。(9)另外,本专利技术的某实施方式是一种阵列基板,在上述(6)至上述(8)中的任意一个构成的基础上,具备第2电容形成部,上述第2电容形成部与上述第2配线包括相同导电膜,配置为隔着绝缘膜与上述电极部重叠,并连接到上述电容形成部。(10)另外,本专利技术的某实施方式是一种阵列基板,在上述(9)的构成的基础上,具备连接部,上述连接部与上述第2配线包括相同导电膜,并与分别重叠于隔着上述第2电容配线相邻的上述电极部的2个上述第2电容形成部中的每一个第2电容形成部相连。(11)另外,本专利技术的某实施方式是一种阵列基板,在上述(10)的构成的基础上,上述连接部隔着绝缘膜与上述第2电容配线交叉,并通过在其与上述第2电容配线之间的绝缘膜开口形成的接触孔连接到上述第2电容配线。(12)另外,本专利技术的某实施方式是一种阵列基板,在上述(9)至上述(11)中的任意一个构成的基础上,上述电极部被分割为多个畴,上述第2电容形成部配置为选择性地与上述电极部中的相邻的上述畴的边界部位重叠。(13)本专利技术的一个实施方式是一种显示装置,具备:上述(1)至上述(12)中的任意一个阵列基板、以及与上述阵列基板相对配置的相对基板。专利技术效果根据本专利技术,能够稳定地保持电极部的电位。附图说明图1是本专利技术的实施方式1的液晶面板的截面图。图2是示出构成液晶面板的阵列基板中的像素排列的俯视图。图3是将阵列基板的TFT附近进行了放大的俯视图。图4是液晶面板的图2和图3的A-A线截面图。图5是主要示出阵列基板所具备的第1金属膜的图案的俯视图。图6是主要示出阵列基板所具备的半导体膜的图案的俯视图。图7是液晶面板的图2的B-B线截面图。图8是液晶面板的图2的C-C线截面图。图9是主要示出本专利技术的实施方式2的本文档来自技高网...

【技术保护点】
1.一种阵列基板,其特征在于,具备:/n电极部,其在第1方向及与上述第1方向交叉的第2方向上各排列配置有多个;/n电容形成部,其在上述第1方向和上述第2方向上各排列配置有多个,并配置为隔着绝缘膜与上述电极部重叠;/n第1电容配线,其与上述电容形成部包括相同导电膜,沿着上述第1方向延伸,并与在上述第1方向上相邻的上述电容形成部中的每一个电容形成部相连;以及/n第2电容配线,其与上述电容形成部包括相同导电膜,沿着上述第2方向延伸,并与在上述第2方向上相邻的上述电容形成部中的每一个电容形成部相连。/n

【技术特征摘要】
20181121 US 62/770,2091.一种阵列基板,其特征在于,具备:
电极部,其在第1方向及与上述第1方向交叉的第2方向上各排列配置有多个;
电容形成部,其在上述第1方向和上述第2方向上各排列配置有多个,并配置为隔着绝缘膜与上述电极部重叠;
第1电容配线,其与上述电容形成部包括相同导电膜,沿着上述第1方向延伸,并与在上述第1方向上相邻的上述电容形成部中的每一个电容形成部相连;以及
第2电容配线,其与上述电容形成部包括相同导电膜,沿着上述第2方向延伸,并与在上述第2方向上相邻的上述电容形成部中的每一个电容形成部相连。


2.根据权利要求1所述的阵列基板,具备:
第1配线,其配置于在上述第2方向上相邻的上述电极部之间,沿着上述第1方向延伸,并隔着绝缘膜与上述第2电容配线交叉;以及
第2配线,其配置于在上述第1方向上相邻的上述电极部之间,沿着上述第2方向延伸,并隔着绝缘膜与上述第1电容配线交叉。


3.根据权利要求2所述的阵列基板,具备:
开关元件,其具有栅极电极、源极区域、沟道区域以及漏极区域,上述栅极电极连接到上述第1配线,上述源极区域连接到上述第2配线,上述沟道区域包括半导体膜,一端侧连接到上述源极区域,且上述沟道区域以隔着栅极绝缘膜与上述栅极电极重叠的方式相对于上述栅极电极配置在下层侧,上述漏极区域连接到上述沟道区域的另一端侧;以及,
遮光部,其以隔着下层侧绝缘膜与上述沟道区域重叠的方式相对于上述沟道区域配置在下层侧,
上述遮光部与上述电容形成部、上述第1电容配线以及上述第2电容配线包括相同导电膜。


4.根据权利要求3所述的阵列基板,
上述电极部相对于上述漏极区域配置于上层侧,并连接到上述漏极区域。


5.根据权利要求4所述的阵列基板,
具备低电阻化部,上述低电阻化部是使上述半导体膜的一部分低电阻化而成的,连接到上述漏极区域,并配置为隔着绝缘膜与上述电容形成部重叠。


6.根据权利要求2至权利要求5中的任意一项所述的阵列基板,
具备开关元件,上述开关元件具有栅极电极、源极区域、漏极区域以及沟道区域,上述栅极电极连接到上述第1配线,上述源极区域连接到上述第2配线,上述漏极区域连接...

【专利技术属性】
技术研发人员:吉田昌弘
申请(专利权)人:夏普株式会社
类型:发明
国别省市:日本;JP

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1