一种阻抗调节装置及信号发射装置制造方法及图纸

本发明专利技术提供的一种阻抗调节装置及信号发射装置，涉及阻抗调节技术领域，通过在驱动单元中并联用于调节阻抗的MOS管及电阻，通过向驱动单元中用于调节阻抗的MOS管输出调节电压，改变该MOS管的阻抗，进而调节整个驱动单元的阻抗；通过调节该调节电压使得驱动单元的阻抗与预设的阻抗匹配；调节过程完全不涉及高速数据采集，对高速输出信号完全没有损伤，调节电压的方式也比传统的高速信号相位检测更加容易并且提高了调节的精确度。

An impedance adjusting device and a signal transmitting device

【技术实现步骤摘要】
一种阻抗调节装置及信号发射装置
本申请涉及阻抗调节
，具体而言，涉及一种阻抗调节装置及信号发射装置。
技术介绍
高速电信号收发芯片是光纤通信网络物理层电信号处理的关键部分。该芯片位于光模块中，负责光模块主机(如路由器、交换机)和光电器件之间电信号的转换，因此该类芯片需要进行高速信号收发。当前此类芯片发射端的符号传输速率超过了25GBaud/s，针对如此高速速率的传输，要求芯片发射端输出阻抗为50欧姆，并与传输线和外围电路或者光器件实现阻抗匹配，由于半导体工艺、电压、温度(Process,voltage,temperature)等PVT因素会导致上述芯片发射端的输出阻抗发生改变，从而引发信号完整性的问题，使得发射端出现反射，输出信号眼图质量急剧恶化。
技术实现思路
有鉴于此，本专利技术实施例的目的在于提供一种阻抗调节装置及信号发射装置，以改善现有的芯片发射端的输出阻抗问题。本专利技术采用的技术方案如下：本专利技术提供了一种阻抗调节装置，所述阻抗调节装置包括：第一驱动单元、第二驱动单元及阻抗调节单元；所述第一驱动单元包括第一PMOS管、第一电阻、第二PMOS管及第二电阻，所述第一PMOS管与所述第一电阻串联，所述第二PMOS管、所述第二电阻串联后与所述第一电阻并联；所述第二驱动单元包括第一NMOS管、第三电阻、第二NMOS管及第四电阻，所述第一NMOS管与所述第三电阻串联，所述第二NMOS管、所述第四电阻串联后与所述第三电阻并联；所述阻抗调节单元与所述第一驱动单元及所述第二驱动单元均电连接；所述阻抗调节单元用于向所述第一驱动单元输出第一调节电压，以使所述第一驱动单元的输出阻抗与预设阻抗匹配；所述阻抗调节单元还用于向所述第二驱动单元输出第二调节电压，以使所述第二驱动单元的输出阻抗与所述预设阻抗匹配。进一步地，所述阻抗调节装置还包括第一基准电阻及第二基准电阻；所述第一驱动单元的第一端与电源连接，所述第一驱动单元的第二端通过所述第二基准电阻接地；所述第二驱动单元的第一端通过所述第一基准电阻与所述电源连接，所述第二驱动单元的第二端接地。进一步地，所述第一基准电阻及所述第二基准电阻阻值相同；所述阻抗调节单元用于向所述第一驱动单元输出第一调节电压，以使所述第一驱动单元的阻抗与所述第二基准电阻匹配；所述阻抗调节单元还用于向所述第二驱动单元输出第二调节电压，以使所述第二驱动单元的输出阻抗与所述第二基准电阻匹配。进一步地，所述阻抗调节单元包括第一放大器及第二放大器；所述第一放大器的反相端接VDD/2，所述第一放大器的同相端与所述第一驱动单元的第二端电连接，所述第一放大器的输出端与所述第二PMOS管的栅极电连接；所述第一放大器用于自动调节所述第二PMOS管的栅极电压，以使所述第一放大器的反相端电压与同相端电压匹配，以使所述第一驱动单元的阻抗与所述第二基准电阻匹配；所述第二放大器的反相端接VDD/2，所述第二放大器的同相端与所述第二驱动单元的第一端电连接，所述第二放大器的输出端与所述第二NMOS管的栅极电连接；所述第二放大器用于自动调节所述第二PMOS管的栅极电压，以使所述第二放大器的反相端电压与同相端电压匹配，以使所述第二驱动单元的阻抗与所述第一基准电阻匹配。进一步地，所述第一放大器用于自动调节所述第二PMOS管的栅极电压，以调节所述第二PMOS管的导通电阻，从而调节所述第一驱动单元的阻抗；当所述第一驱动单元的阻抗与所述第二基准电阻的阻抗匹配时，所述第一驱动单元的第二端的电压为电源在所述第二基准电阻上的分压。进一步地，所述第二放大器用于自动调节所述第二NMOS管的栅极电压，以调节所述第二NMOS管的导通电阻，从而调节所述第二驱动单元的阻抗；当所述第二驱动单元的阻抗与所述第一基准电阻的阻抗匹配时，所述第二驱动单元的第一端的电压为电源在所述第二驱动单元上的分压。进一步地，所述阻抗调节单元包括调节控制器；所述调节控制器包括第一采样端、第二采样端、第一调节电压输出端及第二调节电压输出端；所述第一采样端与所述第一驱动单元的第二端电连接，所述第一调节电压输出端与所述第二PMOS管的栅极电连接；所述调节控制器用于自动调节所述第二PMOS管的栅极电压，以使所述第一驱动单元的第二端的电压为VDD/2，从而使所述第一驱动单元的阻抗与所述第二基准电阻匹配；所述第二采样端与所述第二驱动单元的第一端电连接，所述第二调节电压输出端与所述第二NMOS管的栅极电连接；所述调节控制器用于自动调节所述第二NMOS管的栅极电压，以使所述第二驱动单元的第一端的电压为VDD/2，从而使所述第二驱动单元的阻抗与所述第一基准电阻匹配。进一步地，所述第二PMOS管的栅极电压为所述第一调节电压；所述第二NMOS管的栅极电压为所述第二调节电压。本专利技术还提供了一种信号发射装置，所述信号发射装置包括阻抗调节单元及多个驱动模块；每个所述驱动模块均包括第一驱动单元及第二驱动单元；所述阻抗调节单元与每一个所述驱动模块的所述第一驱动单元及所述第二驱动单元均电连接；所述阻抗调节单元用于向所述第一驱动单元输出第一调节电压，以使所述第一驱动单元的输出阻抗与预设阻抗匹配。所述阻抗调节单元还用于向所述第二驱动单元输出第二调节电压，以使所述第二驱动单元的输出阻抗与所述预设阻抗匹配；所述第一驱动单元包括输入端及输出端，所述第一驱动单元的输入端用于连接待发射信号，通过所述第一驱动单元的输出端进行发射；所述第二驱动单元包括输入端及输出端，所述第二驱动单元的输入端用于连接待发射信号，通过所述第二驱动单元的输出端进行发射；所述第一驱动单元的输出端与所述第二驱动单元的输出端连接形成所述驱动模块的输出端；多个所述驱动模块的输出端短接用于向外部设备发射信号。进一步地，所述第一驱动单元包括第一PMOS管、第一电阻、第二PMOS管及第二电阻，所述第一PMOS管与所述第一电阻串联，所述第二PMOS管、所述第二电阻串联后与所述第一电阻并联；所述第二驱动单元包括第一NMOS管、第三电阻、第二NMOS管及第四电阻，所述第一NMOS管与所述第三电阻串联，所述第二NMOS管、所述第四电阻串联后与所述第三电阻并联；所述阻抗调节单元用于向所述第二PMOS管的栅极输出第一调节电压，以使所述第一驱动单元的输出阻抗与预设阻抗匹配；所述阻抗调节单元还用于向所述第二NMOS管的栅极输出第二调节电压，以使所述第二驱动单元的输出阻抗与预设阻抗匹配。相对现有技术，本专利技术具有以下有益效果：本专利技术提供的一种阻抗调节装置及信号发射装置，通过在驱动单元中并联用于调节阻抗的MOS管及电阻，通过向驱动单元中用于调节阻抗的MOS管输出调节电压，改变该MOS管的阻抗，进而调节整个驱动单元的阻抗；通过调节该调节电压使得驱动单元的阻抗与预设的阻抗匹配；调节过程完全不涉及高速本文档来自技高网...

【技术保护点】
1.一种阻抗调节装置，其特征在于，所述阻抗调节装置包括：第一驱动单元、第二驱动单元及阻抗调节单元；/n所述第一驱动单元包括第一PMOS管、第一电阻、第二PMOS管及第二电阻，所述第一PMOS管与所述第一电阻串联，所述第二PMOS管、所述第二电阻串联后与所述第一电阻并联；/n所述第二驱动单元包括第一NMOS管、第三电阻、第二NMOS管及第四电阻，所述第一NMOS管与所述第三电阻串联，所述第二NMOS管、所述第四电阻串联后与所述第三电阻并联；/n所述阻抗调节单元与所述第一驱动单元及所述第二驱动单元均电连接；/n所述阻抗调节单元用于向所述第一驱动单元输出第一调节电压，以使所述第一驱动单元的输出阻抗与预设阻抗匹配；/n所述阻抗调节单元还用于向所述第二驱动单元输出第二调节电压，以使所述第二驱动单元的输出阻抗与所述预设阻抗匹配。/n

【技术特征摘要】
1.一种阻抗调节装置，其特征在于，所述阻抗调节装置包括：第一驱动单元、第二驱动单元及阻抗调节单元；
所述第一驱动单元包括第一PMOS管、第一电阻、第二PMOS管及第二电阻，所述第一PMOS管与所述第一电阻串联，所述第二PMOS管、所述第二电阻串联后与所述第一电阻并联；
所述第二驱动单元包括第一NMOS管、第三电阻、第二NMOS管及第四电阻，所述第一NMOS管与所述第三电阻串联，所述第二NMOS管、所述第四电阻串联后与所述第三电阻并联；
所述阻抗调节单元与所述第一驱动单元及所述第二驱动单元均电连接；
所述阻抗调节单元用于向所述第一驱动单元输出第一调节电压，以使所述第一驱动单元的输出阻抗与预设阻抗匹配；
所述阻抗调节单元还用于向所述第二驱动单元输出第二调节电压，以使所述第二驱动单元的输出阻抗与所述预设阻抗匹配。


2.根据权利要求1所述的阻抗调节装置，其特征在于，所述阻抗调节装置还包括第一基准电阻及第二基准电阻；
所述第一驱动单元的第一端与电源连接，所述第一驱动单元的第二端通过所述第二基准电阻接地；
所述第二驱动单元的第一端通过所述第一基准电阻与所述电源连接，所述第二驱动单元的第二端接地。


3.根据权利要求2所述的阻抗调节装置，其特征在于，所述第一基准电阻及所述第二基准电阻阻值相同；
所述阻抗调节单元用于向所述第一驱动单元输出第一调节电压，以使所述第一驱动单元的阻抗与所述第二基准电阻匹配；
所述阻抗调节单元还用于向所述第二驱动单元输出第二调节电压，以使所述第二驱动单元的输出阻抗与所述第二基准电阻匹配。


4.根据权利要求3所述的阻抗调节装置，其特征在于，所述阻抗调节单元包括第一放大器及第二放大器；
所述第一放大器的反相端接VDD/2，所述第一放大器的同相端与所述第一驱动单元的第二端电连接，所述第一放大器的输出端与所述第二PMOS管的栅极电连接；
所述第一放大器用于自动调节所述第二PMOS管的栅极电压，以使所述第一放大器的反相端电压与同相端电压匹配，以使所述第一驱动单元的阻抗与所述第二基准电阻匹配；
所述第二放大器的反相端接VDD/2，所述第二放大器的同相端与所述第二驱动单元的第一端电连接，所述第二放大器的输出端与所述第二NMOS管的栅极电连接；
所述第二放大器用于自动调节所述第二PMOS管的栅极电压，以使所述第二放大器的反相端电压与同相端电压匹配，以使所述第二驱动单元的阻抗与所述第一基准电阻匹配。


5.根据权利要求4所述的阻抗调节装置，其特征在于，所述第一放大器用于自动调节所述第二PMOS管的栅极电压，以调节所述第二PMOS管的导通电阻，从而调节所述第一驱动单元的阻抗；
当所述第一驱动单元的阻抗与所述第二基准电阻的阻抗匹配时，所述第一驱动单元的第二端的电压为电源在所述第二基准电阻上的分压。


6.根据权利要求4所述的阻抗调节装置，其特征在于，所述第二放大器用于自动调节所述第二NMOS管的栅极电压，以调节所...

【专利技术属性】
技术研发人员：鲍园，陈志强，张志清，许毅钦，任远，陈志涛，
申请(专利权)人：广东省半导体产业技术研究院，
类型：发明
国别省市：广东;44