The present invention provides a process method for blind buried via hole impedance matching, and PCB LAYOUT relates to electronic signal integrity design and simulation, the invention uses the existing buried blind hole in the design process, artificially increase the hole inductance, parasitic capacitance is used to counteract the effects of multilayer the realization of single differential impedance and impedance matching points.
【技术实现步骤摘要】
本专利技术涉及电子和PCBLAYOUT信号完整性设计及仿真领域，尤其涉及一种用盲埋孔工艺实现过孔阻抗匹配的方法。
技术介绍
随着总线速率的提高，过孔阻抗已经成为现在高速设计普遍要考虑的问题。现今过孔的阻抗设计一般方法通过对过孔的反焊盘和焊盘进行设计以期达到过孔阻抗匹配的目的。这种方法在一定程度上可以缓解过孔带来的寄生电容效应，缓解寄生电容带来的阻抗失配的影响。但此方法受到工艺和设计方法限制，只能在一定程度上减小寄生电容，而且只能满足差分阻抗的匹配要求，不能满足单线阻抗的匹配要求，因而在多层板设计中不能完美解决阻抗匹配问题。
技术实现思路
为了解决该问题，本专利技术提出了一种用盲埋孔工艺实现过孔阻抗匹配的方法，使得高速通信物理信道最优化，实现更高速率通信的需求。过孔的阻抗和其本身的寄生电容和电感有关，电感越大阻抗越大，电容越大阻抗越小。多层板情况下，一般电容效应大于电感效应，故一般过孔阻抗偏小。本专利技术利用现有的埋盲孔工艺，在设计上人为的增加过孔电感，用来抵消多层板带来的寄生电容效应，实现单线阻抗和差分阻抗的匹配。过孔的电感主要来自于L1，电容主要来自于C1，C2利用在两个盲孔之间添加高阻抗传输线的方式来增加过孔电感(L2)。具体操作步骤为：1）、对此过孔结果进行三维建模；2）、利用三维电磁场仿真软件进行仿真；扫描过孔结构和所添加高阻抗传输线的长度；3）、对扫描结果进行分析优化，得到符...
【技术保护点】
一种用盲埋孔工艺实现过孔阻抗匹配的方法，其特征在于，利用现有的埋盲孔工艺，在设计上人为的增加过孔电感，用来抵消多层板带来的寄生电容效应，实现单线阻抗和差分阻抗的匹配。
【技术特征摘要】
1.一种用盲埋孔工艺实现过孔阻抗匹配的方法，其特征在于，利用现有的埋盲孔工艺，
在设计上人为的增加过孔电感，用来抵消多层板带来的寄生电容效应，实现单线阻抗和差
分阻抗的匹配。
2.根据权利要求1所述的方法，其特征在于，过孔的电感主要来自于L1，电容主要来自
于C1，C2利用在两个盲孔之间添加...
【专利技术属性】
技术研发人员：龚艳鸿，
申请(专利权)人：山东海量信息技术研究院，
类型：发明
国别省市：山东;37
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。