一种数字隔离芯封装件制造技术

本实用新型专利技术公开了一种数字隔离芯封装件，属于微电子组装与封装领域，以解决现有技术封装的集成电路引脚、载体和塑封料的界面分层不能达到标准要求和封装良率低的问题。一种数字隔离芯封装件，包括引线框架本体上矩阵式排列的封装单元，其包括相对排列的复数个载体，相对的两个相邻载体上分别设有高压芯片和低压芯片；相对的两个相邻载体之间的高度差大于0，相对的两个相邻载体之间的间隔大于0。沿载体的外侧周边设有复数个放射状的引脚分列封装单元的两长边上。载体周边设有n个工艺孔，每个引脚的正反两面设有非对称复数条V形横槽。本实用新型专利技术用于生产高压隔离功能的数字IC封装件，以达到高击穿电压的效果，实现弱电控制强电的工业功能。

A digital isolated core package

【技术实现步骤摘要】
一种数字隔离芯封装件
本技术属于微电子组装与封装领域，具体涉及一种数字隔离芯封装件。
技术介绍
随着工业4.0推进和智能制造的普及，工业系统中需要更加可靠传感器控制器执行器，而这些系统均需要隔离技术保驾护航。隔离是一种在高压与低压电路间传输数据和电能，同时防止危险直流或不受控的瞬变电流在两者中间流通的方式。数字隔离芯片相比传统光耦可以实现成本更低、尺寸更小、高隔离耐压、宽温度范围、高集成度性能、低的功耗和更加高可靠隔离电路，并且拥有高通信速率长寿命。电动汽车和光伏发电等新兴领域的快速成长带来了更多高性能隔离需求，而传统光耦无法满足的。这给一种适用于高压隔离的小外形IC塑料封装件创造了机会，从封装成本角度考虑，目前国内市场框架排数较低，为4排，材料利用率低，成本较高。从可靠性来看，目前一般只能达到MSL3。
技术实现思路
本技术的目的是提供一种具有数字隔离功能的封装件，以解决现有技术封装的集成电路引脚、载体和塑封料的界面分层不能达到标准要求和封装良率低的问题。本技术所采用的技术方案是：一种数字隔离芯封装件，包括引线框架本体上矩阵式排列的封装单元，其包括相对排列的复数个载体，相对的两个相邻载体上分别设有高压芯片和低压芯片；相对的两个相邻载体之间的高度差大于0，相对的两个相邻载体之间的间隔大于0，可提供隔离空间，实现隔离功能。沿载体的外侧周边设有复数个放射状的引脚分列封装单元的两长边上，提供信号、散热传输通道。载体周边设有n个工艺孔，每个引脚的正反两面设有非对称复数条V形横槽；载体的非相对周边的至少一端与至少一引脚相连接。实现支撑载体的作用。进一步的，封装单元的两侧位于两个载体间隔中心轴线上对称设有一对凸耳。实现了封装单元内部结构的平衡，增加了封装件包封强度和抗变形能力。进一步的，相对的两个相邻载体的间隔距离等于0.3-0.8mm。进一步的，所述引线框架本体的长度为269mm-300mm，宽度为83mm-100mm。本技术方案揭示了通过组合不同较低电压元器件提升至高压IC，所应用的电压从数十伏至数万伏，耐高压程度（击穿电压）受不同载体间相对间隔距离、芯片间互连方式和选用的填充塑封料限制，主要应用于一种在高压与低压电路间传输数据和电能，防止危险直流或不受控的瞬变电流在两者中间流通的模式中。本技术与基板（定制）相比封装成本低，高压芯片与低压控制芯片间的通信信号通过键合丝导通，信号衰减小。数字隔离芯片相比传统光耦可以实现成本更低、尺寸更小、高隔离耐压、宽温度范围、高集成度性能、低的功耗和更加高可靠隔离电路，并且拥有高通信速率长寿命。本技术优点如下：（1）高耐压（击穿电压）值，现有产品应用电压小于10千伏，本封装件可达数万伏）。（2）高可靠性、长寿命：现有可靠性可以达到MSL3,而本技术可以达到MSL3以上等级。通过工艺孔中的塑封料与引线框架两边的塑封料自成一体，实现了胶体与金属的自锁，防止了管脚分层，提高了塑封件的可靠性；使塑封料与引脚、载体形成插销式固定功能，且切断了外界湿气进入塑封体内的部分路径；V形槽改变了外界湿气进入塑封体内的方向和延长了进入塑封体内的路径。且其高效低成本、可以大批量生产，有利于工业品及消费品的大量应用。（3）达到MSL3以上的集成电路封装件，储存条件放宽、车间寿命增加：MSL1级：小于或等于30°C/85%RH无限车间寿命；MSL2级：小于或等于30°C/60%RH一年车间寿命；MSL2a级：小于或等于30°C/60%RH四周车间寿命。（4）增加了集成度，缩小了整机/模块的封装尺寸和重量。（5）现有技术一条框架一次封装完成64块集成电路，本技术一条框架一次封装完成112块及其以上集成电路，封装效率提高。（6）集成电路重量减轻：通过工艺孔，减小了引脚和载体的重量。（7）经过粗化的金属引线框架，形成了深浅大小不一的无数纳米级小洞、凹坑，增加了框架表面积，增强了金属表面与塑封料的粘结力，解决了引脚、载体、焊线区域与塑封料的界面分层问题。本技术数字隔离芯片封装件采用新颖的封装结构，其结构合理，BOM易于实现，相比传统光耦隔离产品可以实现成本更低、尺寸更小、高隔离耐压、宽温度范围、高集成度性能、低的功耗和更加高可靠隔离电路，并且拥有高通信速率长寿命。附图说明图1是本技术外形示意图；图2是本技术封装件的剖视示意图；图3是本技术焊线分布俯视图；图4是本技术芯片互连线示意图；图5是本技术引线框架排样结构示意图；图6是本技术引线框架中封装单元的结构示意图。附图标记含义如下：1.引线框架本体，2.封装单元，3.载体，4.引脚，5.高压芯片，6.低压芯片，7.工艺孔，8.凸耳，9.V形横槽，10.相对边，11.焊丝，12.粘结材料。具体实施方式下面结合附图和具体实施方式对本技术进行详细说明。如图所示，一种数字隔离芯封装件，包括引线框架本体1上矩阵式排列的封装单元2，其包括相对排列的复数个载体3，相对的两个相邻载体3上分别设有高压芯片5和低压芯片6，采用粘结材料12粘接；相对的两个相邻载体3之间的高度差大于0，相对的两个相邻载体3的相对边10之间的间隔大于0，沿载体3的外侧周边设有复数个放射状的引脚4分列封装单元2两长边上，载体3周边设有n个工艺孔7，每个引脚4的正反两面设有非对称复数条V形横槽9；载体3的非相对周边的至少一端与至少一引脚4相连接。封装单元2的两侧位于两个载体3间隔中心轴线上对称设有一对凸耳8。相对的两个相邻载体3的间隔距离等于0.3-0.8mm。引线框架本体1的长度为269mm-300mm，宽度为83mm-100mm。框架表面进行ME2粗化处理，框架微观表面形貌变成凹凸不平的多形状，增加框架与塑封料的结合能力。实施例1制作长度为269.6mm、宽度为83.0mm的线框架本体，引线框架本体上设112个封装单元，所有的封装单元呈7行16列矩阵式排列。提高材料利用率和生产效率。封装单元2，包括2个载体3，实现多芯片集成封装；载体3相对排列，载体3之间高度差等于0，两个载体3间隔距离等于0.8mm，沿载体3的非相对周边设有16个放射状的引脚4分列封装单元2两长边，两个载体3间隔中心轴线上设有对称的一对凸耳(8)；载体3周边设有n个工艺孔7，依据芯片尺寸大小而定。每个引脚4上均设有工艺孔7和正反两面设有非对称复数条V形横槽9；载体3的非相对周边的至少一端与至少一引脚4相连接。高压芯片5和低压芯片6之间采用焊丝11连接。生产过程如下：a.按现有SOP封装生产工艺进行晶圆减薄和划片；b.选用多头粘片机将相同或不同类型的芯片粘贴到引线框架载体3上；c.烘烤，烘烤时采用七个不同含氧区快速固化防框架氧化烘烤工艺，该快速固化防防氧化烘烤工艺的详细流程是：该七个氧含量区域上下本文档来自技高网...

【技术保护点】
1.一种数字隔离芯封装件，包括引线框架本体（1）上矩阵式排列的封装单元，其特征在于：其包括相对排列的复数个载体（3），相对的两个相邻载体（3）上分别设有高压芯片（5）和低压芯片（6）；相对的两个相邻载体（3）之间的高度差大于0，相对的两个相邻载体（3）之间的间隔大于0，沿载体（3）的外侧周边设有复数个放射状的引脚（4）分列封装单元（2）的两长边上；载体（3）周边设有n个工艺孔（7），每个引脚（4）的正反两面设有非对称复数条V形横槽（9）；载体（3）的非相对周边的至少一端与至少一个引脚（4）相连接。/n

【技术特征摘要】
1.一种数字隔离芯封装件，包括引线框架本体（1）上矩阵式排列的封装单元，其特征在于：其包括相对排列的复数个载体（3），相对的两个相邻载体（3）上分别设有高压芯片（5）和低压芯片（6）；相对的两个相邻载体（3）之间的高度差大于0，相对的两个相邻载体（3）之间的间隔大于0，沿载体（3）的外侧周边设有复数个放射状的引脚（4）分列封装单元（2）的两长边上；载体（3）周边设有n个工艺孔（7），每个引脚（4）的正反两面设有非对称复数条V形横槽（9）；载体（3）的非相对周边的至少一端与至少一个...

【专利技术属性】
技术研发人员：张易勒，李习周，蔺兴江，赵萍，
申请(专利权)人：天水华天科技股份有限公司，
类型：新型
国别省市：甘肃;62